# Firmware Development of Universal Trigger Board 4

Hanwook Bae U-Tokyo, Department of Physics

February 18, 2020

#### **Outline**

#### 1. Introduction to a Trigger System of Belle II


#### 2. The Firmware for Sub FPGA of UT4

- 2-1. Functionality of the Firmware
- 2-2. VME Communication Modules
- 2-3. Flash Interface Modules
- 2-4. SelectMAP Booting Interface Modules

#### 3. Conclusion & Plans

Introduction to a Trigger System of Belle II

# The Belle II Experiment




# The Belle II Experiment




Belle II 測定器の各検出器からの信号を用い、収集したい物理事象を判別するハードウェアトリガ

Belle II 測定器の各検出器からの信号を用い、収集したい物理事象を判別するハードウェアトリガ




Belle II 測定器の各検出器からの信号を用い、収集したい物理事象を判別するハードウェアトリガ




Belle II 測定器の各検出器からの信号を用い、収集したい物理事象を判別するハードウェアトリガ

様々な検出器に特化したトリガを実装するため Universal Trigger Board (UT) という汎用トリガボードを使う

現在は FPGA を用いる UT3 ボードが使われ、各種類のトリガ演算を処理している



現在は FPGA を用いる UT3 ボードが使われ、各種類のトリガ演算を処理している



最大平均 Trigger rate が 30kHz 以下となる事、トリガの遅延が 5us 以下になる事などの厳しい条件が要求される

#### **The UT3 and UT4 Boards**


次世代の汎用ボードとして、通信性能やロジックの容量が増強された UT4 が準備され、そのファームウェアの開発が進んでいる

	UT3	UT4
FPGA 型番 (Xilinx 製品)	Virtex 6 XC6VHX380 / 565T	Virtex UltraScale 7 XCVU080 / 190
Logic gateの数	382k / 580k gates	975k / 2026k gates
光通信の帯域幅 (総合)	530 Gbps	1300 Gbps
内部独立 RAM	なし	DDR4 32 GiB
Sub FPGA	なし	Artix 7 XC7A15T (16k gates)


3倍

2倍


#### **The UT3 and UT4 Boards**



#### **The UT3 and UT4 Boards**




# L1 Trigger Systems of Belle II with UT4




最大平均 Trigger rate が 30kHz 以下となる事、トリガの遅延が 5us 以下になる事などの厳しい条件が要求される

# The (very) brief structure of UT4




Sub FPGA は VME 通信、 Main FPGA の動作制御や Flash ROM の I/O 管理などを担当する


# The (very) brief structure of UT4




UT3 は FPGA と VME/Flash が直結され、自らリブートさせる事ができる



テスト中に入れた Firmware が間違って、 Main FPGA がダメになったら?




もしくは、 Main での問題で VME バス全体の通信ができなくなったら?



もしくは、 Main での問題で VME バス全体の通信ができなくなったら?



UT4 は Sub FPGA のお陰で、常に VME に応答し、 Main 異常状況に対応可能



The Firmware for the Sub FPGA of UT4

## **Functionality of Sub FPGA Firmware**

- 1.VME バスに対して応答、中継
- 2. UT4 で使われる Clock をモニタリング
- 3. UT4 モジュールの電圧や温度などをモニタリング
- 4. Flash ROM の I/O 制御、ファームウェア管理
- 5. Main FPGA にファームウェアを入れてブートさせる
- 6. Main FPGA の動作状態を管理し、 VME を通じて報告

## **Functionality of Sub FPGA Firmware**

- 1. VME バスに対して応答、中継
- 2. UT4 で使われる Clock をモニタリング
- 3. UT4 モジュールの電圧や温度などをモニタリング
- 4. Flash ROM の I/O 制御、ファームウェア管理
- 5. Main FPGA にファームウェアを入れてブートさせる
- 6. Main FPGA の動作状態を管理し、 VME を通じて報告


#### VME communication modules

UT ボードは VME Crate に接続され、電力の受け取る事や制御 PC との通信ができる

VME 通信は、 Firmware の管理と Slow control での情報交換のために必要

例:電圧、温度、走ってる Firmware のバージョン情報、パラメータの更新、 Firmware アップデートなど

#### The structure of VME modules



#### The structure of VME modules

VME Bus

機能モジュール連結 VME 制御と中継 VME 要請を解析 ifo. itor 制御 PC から VME を通じて FPGA 内部レジスタヘアクセスする速度 書込み 読取り 速度 5.571 MiB/s 1.081 MiB/s Latency 0.718 us 3.692 us ifo.

エラー率 < 0.018 ppb (52 GiB でエラー無し)

itor

# **Functionality of Sub FPGA Firmware**

- 1. VME バスに対して応答、中継
- 2. UT4 で使われる Clock をモニタリング
- 3. UT4 モジュールの電圧や温度などをモニタリング
- 4. Flash ROM の I/O 制御、ファームウェア管理
- 5. Main FPGA にファームウェアを入れてブートさせる
- 6. Main FPGA の動作状態を管理し、 VME を通じて報告

#### Flash ROM of UT4 and its Interface

Main と Sub の Firmware は Flash ROM に記録され、電源か切れても保存できる

UT4 には Flash が二枚あって、それぞれに異る Firmware を保存 していつでも Main で走らせる Firmware を変更することも可能

この Flash にアクセスするためには、これを制御する Interface が必要

# **Functionality of the Interface**


Protocol detection: 様々なモードで作動する Flash の状態を感知し、適切なモードとプロトコルへ自動的に転移

Read: 約 12us で最大 256-Byte のデータを読み取る


Program: 約 150 us で最大 256-Byte のデータを記録

Erase: 約1秒で 64-KiB Sector 又は、 120 秒で Flash 全体を削除

# The structure for controlling flash through VME



# The structure for controlling flash through VME



## **Functionality of Sub FPGA Firmware**


- 1. VME バスに対して応答、中継
- 2. UT4 で使われる Clock をモニタリング
- 3. UT4 モジュールの電圧や温度などをモニタリング
- 4. Flash ROM の I/O 制御、ファームウェア管理
- 5. Main FPGA にファームウェアを入れてブートさせる
- 6. Main FPGA の動作状態を管理し、 VME を通じて報告

# **Booting using SelectMAP protocol**

FPGA を始動させるためには、電源が入るたびに ROM から Firmware を読み込んで FPGA に入れないとならない

UT4 の Main FPGA は Sub との間の SelectMAP という 8-Bit バス を通じてブートさせるのが可能

# The structure for the UltraScale configuration




## Conclusion

Belle II では Belle より 40 増強したルミノシティに併せて、トリガシステムにもっと厳しい条件が要求される


**UT4** は次世代の汎用トリガボードとして、現用の **UT3** よりもっと 大きい容量を持ち、この厳しい要求事項に対応することが出来る

本研究では、その利用のために基本となる **Sub FPGA** の **Firmware** を実装し、その性能と信頼性を評価した


# **Ongoing Tasks / Plans**



# **Ongoing Tasks / Plans**



# **Ongoing Tasks / Plans**




# Backups

## **Basic Requirements for using of UT4 boards**

- 1. Slow control で UT4 の状態をコントロール
- 2. Clock や温度、電圧などを監視
- 3. UT4 で走ってる Firmware が何の種類か確認
- **4. Remote** で **Firmware** を入れ替えて、動作を管理
- 5. Main, Sub FPGA を始動させ、作動に適切な状態へ移らせる

### The structure of VME modules



# **L1 Trigger Systems of Belle II**

Belle II 測定器の各特出器から $\sigma$  ファースター 収集  $L^{t}$  い物理事象を判別するハードウ

精巧で速いトリガが欲しい!

様々な検山に

Board (UT)

使っ


cal Trigger

最大平均 Trigger rate が 30kHz 以下となる事、トリガの遅延が 5us 以下になる事などの厳しい条件が要求される

# **Block diagram of the module**

> CLKIN FL	ASH_QSPI	INITIALIZED	
RESET		READY	
CHIP_SELECT		ACK	
EN _		FAIL	
		WRITE_FAIL	
WRITE_EN	(7 downto 0) W	/RITE_FAIL_STATUS	
ERASE_EN			
WRITE_NUM (7 downto 0)		(256 Bytes) DOUT	
READ_NUM (7 downto 0)		SPI_FCSX -	<b>→</b>
ADDR (25 downto 0)	(1	downto 0) SPI_CSX -	To SPI por
DIN (256 Bytes)		(3 downto 0) SPI_D	of CPLD

# Test 1 - in extended protocol




The module can get "0x20BB00" in extended protocol!

## テストその 2 - Dual protocol の状態で



The module can get "0x20BB00" in dual protocol!

## テストその 3 – Quad protocol の状態で



## **Tentative features of A7 firmware**

1. Monitor


2. VME cor

3. I/O cont

4. Manage

5. UltraScarequests t

6. Indicate



UltraScale

n (by

#### **Tentative features of A7 firmware**

- 1. Monitor the status of clocks and health of A7 and UltraScale
- 2. VME communication
- 3. I/O control for flash memory
- 4. Manage hard / soft reset
- 5. UltraScale configuration after boot or in operation (by requests through VME)
- 6. Indicate now very basic status through LED

#### **Tentative features of A7 firmware**

- 1. Monitor the status of clocks and health of A7 and UltraScale
- 2. VME communication
- 3. I/O control for flash memory
- 4. Manage hard / soft rese
- 5. UltraScale configur Expectation of logic gates usage requests through VM of A7: about 70%
- 6. Indicate now very b

## The structure for the UltraScale configuration

Main FPGA Sub FPGA

電源を入れて Main FPGA が 完全にブートされるまで: 約4秒

Flash Interface

Flash memory