目录

[1. 定宽数组、动态数组、关联数组、队列各自特点和使用 3](#_Toc77195586)

[2. 多线程fork join、fork join\_any、fork join\_none的用法差异 3](#_Toc77195587)

[3. 多线程的同步调度方法 3](#_Toc77195588)

[4. Task和function的比较 3](#_Toc77195589)

[5. 简述在TB中使用interface和clocking blocking的好处 4](#_Toc77195590)

[6. 对C++基础的理解（类的封装、继承、多态） 4](#_Toc77195591)

[7. 类的public、protected和local的区别 4](#_Toc77195592)

[8. 带约束的随机类的语法和使用（权重约束和条件约束、范围约束） 5](#_Toc77195593)

[9. 对UVM验证方法学的理解 5](#_Toc77195594)

[10. 请谈一下UVM的验证环境结构，各个组件间的关系 5](#_Toc77195595)

[11. 举例说明UVM组件中常用的方法，各种phase关系，phase机制作用 6](#_Toc77195596)

[12. phase中的domain概念 7](#_Toc77195597)

[13. UVM component和UVM object的关系和差异 7](#_Toc77195598)

[14. UVM组件的通信方式TLM的接口分类和用法，peek和get的差异 8](#_Toc77195599)

[15. 单向通信、双向通信、多向通信 8](#_Toc77195600)

[16. 通信管道：适用于一端到多端的传输（TLM FIFO/analysis port/analysis TLM FIFO/request & response通信管道） 8](#_Toc77195601)

[17. Analysis port是否可以不连或者连多个impport 9](#_Toc77195602)

[18. Sequence和item（uvm\_sequece，uvm\_sequence\_item）以及sequence的分类 10](#_Toc77195603)

[19. Sequence、sequencer和driver之间的通信时序 11](#_Toc77195604)

[20. 请谈一下virtual sequencer 和sequencer的区别以及为什么要用virtual sequencer 12](#_Toc77195605)

[21. Sequence和sequencer的关系 12](#_Toc77195606)

[22. 将item挂载到sequencer上的方法：（start\_item和finish\_item）以及发送sequence/item方法（uvm\_do/uvm\_do\_with） 12](#_Toc77195607)

[23. Sequencer的仲裁特性（set\_arbitration）及锁定机制（lock和grab） 13](#_Toc77195608)

[24. Virtual sequence和virtual sequencer的区别以及virtual含义 13](#_Toc77195609)

[25. 为什么会有sequence、sequencer以及driver，为什么要分开实现，这样做的好处是什么？ 14](#_Toc77195610)

[26. 如何在driver中使用interface，为什么 14](#_Toc77195611)

[27. 你了解uvm的factory和callback机制嘛 14](#_Toc77195612)

[28. field\_automation机制和objection机制 15](#_Toc77195613)

[29. Config\_db的作用，以及传递其使用时的参数含义 15](#_Toc77195614)

[30. UVM中各个component之间是如何组织运行的，串行还是并行，通过什么机制进行调度的 16](#_Toc77195615)

[31. UVM如何启动一个sequence 16](#_Toc77195616)

[32. 你所搭建的验证平台为什么要用RAL 16](#_Toc77195617)

[33. 前门访问和后门访问的区别，后门访问的路径怎么配置： 16](#_Toc77195618)

[34. 如果寄存器的地址不匹配的错误怎么测试出来 17](#_Toc77195619)

[35. 寄存器模型的常规方法（期望值、镜像值、真实值） 18](#_Toc77195620)

[36. Prediction的分类（自动预测和显式预测） 18](#_Toc77195621)

[37. 寄存器怎么配置，adapter怎么集成 19](#_Toc77195622)

[38. AMBA总线中AHB/APB/AXI协议的区别 19](#_Toc77195623)

[39. AHB协议 20](#_Toc77195624)

[40. APB协议及读写操作 20](#_Toc77195625)

[41. 你写过assertion嘛，assertion分几种？简述一下assertion的用法 21](#_Toc77195626)

[42. 断言and、intersect、or和through的区别 21](#_Toc77195627)

[43. a[\*3]、a[->3]和a[=3]区别 22](#_Toc77195628)

[44. 项目中会考虑哪些coverage 22](#_Toc77195629)

[45. Coverage一般不会直接达到100%，当你发现condition未cover到的时候，你该怎么做？ 22](#_Toc77195630)

[46. Function coverage和 code coverage的区别，以及他们分别对项目的含义 22](#_Toc77195631)

[47. 你在做验证时的流程是怎么样的，你是怎么做的。 23](#_Toc77195632)

[48. 你在进行验证的过程中，碰到过什么难点，重点是什么呢? 23](#_Toc77195633)

[49. 你发现过哪些验证过程中的 bug，如何发现的? 23](#_Toc77195634)

[50. 你的验证环境是什么？目录结构是什么样的 24](#_Toc77195635)

[51. UVM有什么优点： 24](#_Toc77195636)

[52. 工厂机制的好处是什么？（具有重载功能） 24](#_Toc77195637)

[53. 通过工厂进行覆盖有什么要求？ 25](#_Toc77195638)

[54. vritual function/task的作用是什么？这属于oop的什么特性？多态 25](#_Toc77195639)

[55. 域的自动化有什么好处？ 25](#_Toc77195640)

[56. 如何启动test？ 25](#_Toc77195641)

[57. Config\_db有什么参数？ 26](#_Toc77195642)

[58. 如果环境中有两个config\_db set，哪个有效？ 27](#_Toc77195643)

[59. rand bit data[100]，如何约束它随意一位是1，剩下的都是0？ 27](#_Toc77195644)

[60. VIP怎么写？ 27](#_Toc77195645)

[61. 验证流程，验证环境怎么搭 27](#_Toc77195646)

[62. Uvm\_component\_utils有什么作用 28](#_Toc77195647)

[63. Run\_phase和main\_phase的区别 28](#_Toc77195648)

[64. 寄存器模型的方法（期望值、镜像值、真实值） 29](#_Toc77195649)

[65. TLM怎么用 29](#_Toc77195650)

[66. 覆盖率的分类 30](#_Toc77195651)

# 定宽数组、动态数组、关联数组、队列各自特点和使用

队列:队列结合了链表和数组的优点，可以在一个队列的任何位置进行增加或者删除元素。其通过[$]这样的符号进行申明: int q[$];

定宽数组:属于静态数组，编译时便已经确定大小。其可以分为压缩定宽数组和非压缩定宽数组:压缩数组是定义在类型后面，名字前面;非压缩数组定义在名字后面。Bit [7:0][3:0] name; bit[7:0] name [3:0];

动态数组:其内存空间在运行时才能够确定，使用前需要用new[]进行空间分配。

关联数组:其主要针对需要超大空间但又不是全部需要所有数据的时候使用，类似于hash，通过一个索引值和一个数据组成: bit [63:0] name[bit[63:0]];索引值必须是唯一的。

# 多线程fork join、fork join\_any、fork join\_none的用法差异

Fork join:内部 begin end块并行运行，直到所有线程运行完毕才会进入下一个阶段。

Fork join\_any:内部 begin end块并行运行，任意一个begin end块运行结束就可以进入下一个阶段。

Fork join\_none:内部 begin end块并行运行，无需等待可以直接进入下一个阶段。

# 多线程的同步调度方法

多线程之间同步主要由mailbox、event、semaphore三种进行一个通信交互。

mailbox邮箱:主要用于两个线程之间的数据通信，通过put函数和 get 函数还有peek函数进行数据的发送和获取。

Event:事件主要用于两个线程之间的一个同步运行，通过事件触发和事件等待进行两个线程间的运行同步。使用@(event)或者 wait(event.trigger)进行等待，->进行触发。

Semaphore:旗语主要是用于对资源访问的一个交互，通过key的获取和返回实现一个线程对资源的一个访问。使用put和 get函数获取返回key。一次可以多个。

# Task和function的比较

function至少要有一个输入变量；

function至少一个返回值 ；

function 可以包含时序控制 ；

 task 可以自定义仿真时间

1. 对于初学者，傻瓜式用法即全部采用task来定义方法，因为它可以内置常用的耗时语句。
2. 对于有经验的使用者，请今后对这两种方法类型加以区别，在非耗时方法定义时使用function，在内置耗时语句时使用task。这么做的好处是在遇到了这两种方法定义时，就可以知道function只能运用于纯粹的数字或者逻辑运算，而task则可能会被运用于需要耗时的信号采样或者驱动场景。
3. 如果要调用function，则使用function和task均可对其调用;而如果要调用task，我们建议使用task来调用，这是因为如果被调用的task内置有耗时语句，则外部调用它的方法类型必须为task。function和task的比较，面试经常会用

# 简述在TB中使用interface和clocking blocking的好处

Interface是一组接口，用于对信号进行一个封装，捆扎起来。如果像 verilog中对各个信号进行连接，每一层我们都需要对接口信号进行定义，若信号过多，很容易出现人为错误，而且后期的可重用性不高。因此使用interface接口进行连接，不仅可以简化代码，而且提高可重用性，除此之外，interface内部提供了其他一些功能，用于测试平台与DUT之间的同步和避免竞争。

Clocking block:在interface内部我们可以定义clocking块，可以使得信号保持同步,对于接口的采样vrbg和驱动有详细的设置操作，从而避免TB与 DUT的接口竞争，减少我们由于信号竞争导致的错误。采样提前，驱动落后，保证信号不会出现竞争。

# 对C++基础的理解（类的封装、继承、多态）

类主要有三个特性:封装、继承、多态。

封装:通过将一些数据和使用这些数据的方法封装在一个集合里，成为一个类。

继承:允许通过现有类去得到一个新的类，且其可以共享现有类的属性和方法。现有类叫做基类，新类叫做派生类或扩展类。

多态:得到扩展类后，有时我们会使用基类句柄去调用扩展类对象，这时候调用的方法如何准确去判断是想要调用的方法呢?通过对类中方法进行 virtual声明，这样当调用基类句柄指向扩展类时，方法会根据对象去识别，调用扩展类的方法，而不是基类中的。而基类和扩展类中方法有着同样的名字，但能够准确调用，叫做多态。

# 类的public、protected和local的区别

1. 如果没有指明访问类型，那么成员的默认类型是public，子类和外部均可以访问成员。
2. 如果指明了访问类型是protected，那么只有该类或者子类可以访问成员，而外部无法访问。
3. 如果指明了访问类型是local，那么只有该类可以访问成员，子类和外部均无法访问。

# 带约束的随机类的语法和使用（权重约束和条件约束、范围约束）

随机化是SV中极其重要的一个知识点，通过设定随机化和相关约束，我们可以自动随机的想要的数据。

权重约束dist:有两种操作符: :=n :/n第一种表示每一个取值权重都是n,第二种表示每一个取值权重为num/n。

条件约束if else和-> ( case): if else就是和正常使用一样;->通过前面条件满足后可以触发后面事件的发生。

范围约束inside: inside{[min:max]};范围操作符，也可以直接使用大于小于符号进行，不可以连续使用，如 min<wxm<max这是错误的。


# 对UVM验证方法学的理解

刚开始接触的时候，我认为UVM其实就是SV的一个封装，将我们在搭建测试平台过程中的一些重复性和重要的工作进行封装,从而使我们能够快速的搭建一个需要的测试平台，并且可重用性还高。因此我当时觉得它就是一个库。

不过，随着学习的不断深入，当我深入理解UVM中各种机制和模型的构造和相互之间关系之后,我觉得其实UVM方法学对于使用何种语言其实并不重要，重要的是他的思想，比如:在UVM中有sequence机制，以往如果我们使用SV进行TB搭建时，我们一般会采用driver一个类进行数据的产生，转换，发送，或者使用generator和 driver两个进行，这种方式可重用性很低，而且代码臃肿;但是在UVM中我们通过将sequence、sequencer、driver、sequence\_item拆开，相互独立而又有联系，因此我们只需关注每一个类需要做的工作就可以，可重用性高。我在学习sequence时，我经常把sequence 比作蓄水池，sequence\_item就是水，sequencer就是一个调度站，driver就是总工厂，通过这种方式进行处理，我们的总工厂不需要管其他，只需处理运送过来的水资源就可以，而sequencer只需要调度水资源，sequence只需要产生不同的水资源。而这种处理方式和现实世界中的生产模式又是基本吻合的。除此之外，还有好多好多，其实UVM方法学中很多思想就是来源于经验，来源于现实生活，而不在乎是何种语言。

# 请谈一下UVM的验证环境结构，各个组件间的关系

画出UVM的验证环境结构，如图所示



首先，UVM测试平台基本是由object和 component组成的，其中 component搭建了TB的一个树形结构，其基本包含了driver、monitor、sequencer、agent、scoreboard、model、env、test、top;然后object一般包含sequence\_item、config和一些其他需要的类。各个组件相互独立，又通过TLM 事务级传输进行通信，除此之外，DUT 与driver和 monitor 又通过interface进行连接，实现驱动和采集，最后在top层进行例化调用test进行测试。

# 举例说明UVM组件中常用的方法，各种phase关系，phase机制作用

UVM中有很多非常有趣的机制，例如factory机制，field\_automation机制，phase机制，打印机制，sequence机制，config\_db机制等，这些机制使得我们搭建的UVM能够有很好的可重用性和使得我们平台运行有秩序稳定。

例如phase机制，phase机制主要是使得UVM的运行仿真层次化，使得各种例化先后次序正确。UVM 的 phase机制主要有9个，外加12个小phase。主要的 phase有 build phase、connect phase、run phase、report phase、final phase等，其中除了run phase是 task，其余都是function，然后build phase和 final phase都是自顶向下运行,其余都是自底向上运行。Run phase和12个小phase( reset phase、configure phase、main phase、shutdown phase）是并行运行的，有这12个小phase主要是进一步将run phase 中的事务划分到不同的phase进行，简化代码。注意，run phase和 12个小phase最好不要同时使用。从运行上来看，9个phase顺序执行，不同组件中的同一个phase执行有顺序，build phase为自顶向下，只有同一个phase全部执行完毕才会执行下一个phase。

所有的phase按照以下顺序自上而下自动执行：(九大phase,其中run phase又分为12个小phase)

build\_pase

connect\_phase

end\_of\_elaboration\_phase

start\_of\_simulation\_phase

\*run\_pase\*

extract\_phase

check\_phase

report\_phase

final\_phase

其中，\*run\_phase\*按照以下顺序自上而下执行：

pre\_reset\_phase

reset\_phase

post\_reset\_phase

pre\_configure\_phase

configure\_phase

post\_configure\_phase

pre\_main\_phase

main\_phase

post\_main\_phase

pre\_shutdown\_phase

shutdown\_phase

post\_shutdown\_phase

# phase中的domain概念

Domain是用来组织不同组件，实现独立运行的概率。默认情况下，UVM 的9个phase属于 common\_domain，12个小phase属于uvm\_domain。例如，如果我们有两个dirver类，默认情况下，两个driver类中的复位phase和 main phase必须同时执行,但是我们可以设置两个driver属于不同的domain,这样两个dirver就是独立运行的了，相当于处于不同的时钟域(只针对12个小phase有效)。

# run\_phase和main\_phase之间的关系;

run\_phase和main phase（动态运行）都是task phase，且是并行运行的，后者称为动态运行(run-time)的phase。如果想执行一些耗费时间的代码，那么要在此phase下任意一个component中至少提起一次objection，这个结论只适用于12个run-time的phase。对于run\_phase则不适用，由于run\_phase与动态运行的phase是并行运行的，如果12个动态运行的phase有objection被提起，那么run\_phase根本不需要raise\_objection就可以自动执行。

# main\_phase要如何跳转到reset\_phase;

在main\_phase执行过程中，突然遇到reset信号被置起，可以用jump()实现从mian\_phase到reset\_phase的跳转：

# UVM component和UVM object的关系和差异

UVM中 component也是由object派生出来的，不过相比于object, component有很多其没有的属性，例如phase机制和树形结构等。在UVM中，不仅仅需要component 这种较为复杂的类，进行TB的层次化搭建，也需要object这种基础类进行TB的事务搭建和一些环境配置等。

# UVM组件的通信方式TLM的接口分类和用法，peek和get的差异

UVM中采用事务级传输机制进行组件间的通信，可以大大提高仿真的速度和使得我们简化组件间的数据传输，简化工作，TLM 独立于组件之外，降低组件间的依赖关系。UVM 接口主要由port、export、imp;驱动这些接口方式有put、get、peek、transport、analysis 等。其中 peek是查看端口内部的数据事务但是不删除，get是获取后立即删除。我们一般会先使用peek进行获取数据，但不删除(保证put端不会立马又发送一个数据)，处理完毕后再用get删除。

lmp只能作为终点接口，transport表示双向通信，analysis可以连接多个imp(类似于广播)。

# 单向通信、双向通信、多向通信

单向通信指的是从initiator到target之间的数据流向是单一方向的

双向通信（bidirectional communication）的两端也分为initiator和target，但是数据流向在端对端之间是双向的

多向通信：initiator与target之间的相同TLM端口数目超过一个时的处理解决办法。

# 通信管道：适用于一端到多端的传输（TLM FIFO/analysis port/analysis TLM FIFO/request & response通信管道）

1. TLM FIFO：可以进行数据缓存，uvm\_tlm\_fifo类是一个新组件，它继承于uvm\_component,而且已经预先内置了多个端口以及实现了多个对应方法。

* uvm\_tlm\_fifo的功能类似于mailbox,不同的地方在于uvm\_tlm\_fifo提供了各种端口供用户使用。我们推荐在initiator端例化put\_port或者get\_peek\_port，来匹配uvm\_tlm\_fifo的端口类型。
* 当然，如果用户例化了其它类型的端口，uvm\_tlm\_fifo还提供put、get以及peek对应的端口:

1. analysis port：一端对多端

* 除了端对端的传输，在一些情况下还有多个组件会对同一个数据进行运算处理。
* 如果这个数据是从同一个源的TLM端口发出到达不同组件，这就要求该种端口可以满足从一端到多端的需求。
* 如果数据源端发生变化需要通知跟它关联的多个组件时，我们可以利用软件的设计模式之一观察者模式(observer pattern）来实现。

广播observer pattern的核心在于:

第一，这是从一个initiator端到多个target端的方式。

第二，analysis port采取的是"push"模式，即从initiator端调用多个target端的write()函数来实现数据传输。

1. Analysis TLM FIFO

* 由于analysis端口提出实现了一端到多端的TLM数据传输，而一个新的数据缓存组件类uvm\_tlm\_analysis\_fifo为用户们提供了可以搭配uvm\_analysis\_port端口uvm\_analysis\_imp端口和write()函数。
* uvm\_tlm\_analysis\_fifo类继承于uvm\_tlm\_fifo，这表明它本身具有面向单一TLM端口的数据缓存特性，而同时该类又有一个uvm\_analysis\_imp端口analysis\_export并且实现了write()函数:

uvm\_analysis\_imp #(T,uvm\_tlm\_analysis\_fifo #(T)) analysis\_export;

* 基于initiator到多个target的连接方式，用户如果想轻松实现一端到多端的数据传输，可以插入多个uvm\_tlm\_analysis\_fifo，我们这里给出连接方式:
* 将initiator的analysis port连接到tlm\_analysis\_fifo的get\_export端口，这样数据可以从initiator发起,写入到各个tlm\_analysis\_fifo的缓存中。
* 将多个target的get\_port连接到tlm\_analysis\_fifo的get\_export，注意保持端口类型的匹配，这样从target一侧只需要调用get()方法就可以得到先前存储在tlm\_analysis\_fifo中的数据。

# Analysis port是否可以不连或者连多个impport

都可以。Analysis port类似于广播，其可以同时对多个imp进行事务通信，只需要在每一个对应的imp端口申明write()函数即可。

对比 put.get,peek port，他们都只能进行一对一传输，且也必须申明对应的函数如 put(、get()、peek()、can\_put()/do\_put()等。

Fifo是可以不用申明操作函数的，其内部封装了很多的通信端口，如analysis\_export等，我们只需要将端口与其连接即可实现通信。

# Sequence和item（uvm\_sequece，uvm\_sequence\_item）以及sequence的分类

1. item是基于uvm\_object类，这表明了它具备UVM核心基类所必要的数据操作方法，例如copy、 clone、compare、record等。
2. item对象的生命应该开始于sequence的body（）方法，而后经历了随机化并穿越sequencer最终到达driver，直到被driver消化之后，它的生命一般来讲才会结束。
3. item与sequence的关系

一个sequence可以包含一些有序组织起来的item实例，考虑到item在创建后需要被随机化，sequence在声明时也需要预留一些可供外部随机化的变量，这些随机变量一部分是用来通过层级传递约束来最终控制item对象的随机变量，一部分是用来对item对象之间加以组织和时序控制的。


1. Sequence的分类:


扁平类（flat sequence)：这一类往往只用来组织更细小的粒度，即item实例构成的组织。


层次类( hierarchical sequence)：这一类是由更高层的sequence用来组织底层的sequence,进而让这些sequence或者按照顺序方式，或者按照并行方式，挂载到同一个sequencer上。

虚拟类（virtual sequence)：这一类则是最终控制整个测试场景的方式，鉴于整个环境中往往存在不同种类的sequencer和其对应的sequence，我们需要一个虚拟的sequence来协调顶层的测试场景。之所以称这个方式为virtual sequence，是因为该序列本身并不会固定挂载于某一种sequencer类型上，而是将其内部不同类型sequence最终挂载到不同的目标sequencer上面。这也是virtual sequence不同于hierarchical sequence的最大一点。

# Sequence、sequencer和driver之间的通信时序







在多个sequence同时向sequencer发送item时，需要有ID信息表明该item从哪个sequence来，ID信息在sequence创建item时就赋值了。

# 请谈一下virtual sequencer 和sequencer的区别以及为什么要用virtual sequencer

Virtual sequencer主要用于对不同的agent进行协调时，需要有一定顶层的sequencer对内部各个agent中的sequencer进行协调，因此 virtual sequencer是面向多个sequencer的多个sequence群，而sequencer是面向一个sequencer 的sequence群。Virtual sequencer桥接着所有底层的sequencer 的句柄，其本身也不需要传递item，不需要和 driver连接。只需要将其内部的底层sequencer句柄和sequencer 实体对象连接。

# Sequence和sequencer的关系

sequence机制用于产生激励，它是UVM中最重要的机制之一。sequence机制有两大组成部分：sequence和sequencer。在整个验证平台中sequence处于一个比较特殊的位置。sequence不属于验证平台的任何一部分，但是它与sequencer之间有着密切的关系。只有在sequencer的帮助下，sequence产生的transaction才能最终送给driver；同样，sequencer只有在sequence出现的情况下才能体现出其价值，如果没有sequence，sequencer几乎没有任何作用。除此之外，sequence与sequencer还有显著的区别。从本质上说，sequencer是一个uvm\_component,而sequence是一个uvm\_object。与my\_transaction一样，sequence也有其生命周期。它的生命周期比my\_transaction要更长一点，其内部的transaction全部发送完毕后，它的生命周期也就结束了。

# 将item挂载到sequencer上的方法：（start\_item和finish\_item）以及发送sequence/item方法（uvm\_do/uvm\_do\_with）


uvm\_sequence.;start\_item (uvm\_sequence\_item item, int set\_priority = -1,

uvm\_sequencer\_base sequencer=null);

uvm\_sequence:finish\_item (uvm\_sequence\_item item, int set\_priority = -1);


发送sequence/item方法解析

1. 在使用start\_item/finish\_item这对方法时需要创建item并进行随机化处理
2. 对于一个item的完整发送，sequence要在sequencer一侧获得通过权限，才可以顺利将item发送至driver




# Sequencer的仲裁特性（set\_arbitration）及锁定机制（lock和grab）


1. 仲裁特性



1. 锁定机制



# Virtual sequence和virtual sequencer的区别以及virtual含义



Virtual含义就是其sequencer 并不需要传递item，也不会与driver连接，其只是一个去协调各个sequencer的中央路由器。通过virtual sequencer 我们可以实现多个agent的多个sequencer他们的 sequence的调度和可重用。Virtual sequence可以组织不同sequencer 的 sequence群落。

# 为什么会有sequence、sequencer以及driver，为什么要分开实现，这样做的好处是什么？

在UVM中有sequence机制，以往如果我们使用SV进行TB搭建时，我们一般会采用driver 一个类进行数据的参数,转换,发送,或者使用genetor和 driver两个进行，这种方式可重用性很低，而且代码臃肿;但是在UVM中我们通过将sequence、sequencer、driver、sequence\_item拆开，相互独立而又有联系，因此我们只需关注每一个类需要做的工作就可以，可重用性高。我在学习sequence时，我经常把sequence 比作蓄水池，sequence\_item就是水，sequencer就是一个调度站，driver就是总工厂，通过这种方式进行处理，我们的总工厂不需要管其他，只需处理运送过来的水资源就可以，而sequencer只需要调度水资源，sequence只需要产生不同的水资源。

# 如何在driver中使用interface，为什么

Interface如果不进行virtual申明的话是不能直接使用在dirver中的,会报错，因为interface申明的是一个实际的物理接口。一般在dirver中使用virtual interface进行申明接口，然后通过config\_db进行接口参数传递，这样我们可以从上层组件获得虚拟的interface接口进行处理。Config\_db传递时只能传递virtual 接口，即interface的句柄，否则传递的是一个实际的物理接口，这在 driver 中是不能实现的，且这样的话不同组件中的接口一一对应一个物理接口，那么操作就没有意义了。

# 你了解uvm的factory和callback机制嘛

Factory机制也叫工厂机制，其存在的意义就是为了能够方便的替换TB中的实例或者已注册的类型。一般而言，在搭建完TB后，我们如果需要对TB进行更改配置或者相关的类信息，我们可以通过使用factory 机制进行覆盖，达到替换的效果，从而大大提高TB的可重用性和灵活性。要使用factory机制先要进行：

1.将类注册到factory表中

2.创建对象，使用对应的语句 （type\_id::create）

3.编写相应的类对基类进行覆盖。

Callback机制其作用是提高TB的可重用性,其还可进行特殊激励的产生等，与factory类似，两者可以有机结合使用。与factory不同之处在于 callback的类还是原先的类，只是内部的callback函数变了，而factory这是产生一个新的扩展类进行替换。

1) UVM组件中内嵌callback函数或者任务

2)定义一个常见的uvm\_callbacks class

3) 从UVM callback空壳类扩展uvm\_callback类

4)在验证环境中创建并登记uvm\_callback

# field\_automation机制和objection机制

对field\_automation最直观的感受是，他可以自动实现copy、compare、print等三个函数。当使用uvm\_field系列相关宏注册之后，可以直接调用以上三个函数，而无需自己定义。这极大的简化了验证平台的搭建，尤其是简化了driver和monitor，提高了效率。

UVM中通过objection机制来控制验证平台的关闭，需要在drop\_objection之前先raise\_objection。验证在进入到某一phase时，UVM会收集此phase提出的所有objection，并且实时监测所有objection是否已经被撤销了,当发现所有都已经撤销后，那么就会关闭此phase，开始进入下一个phase。当所有的phase都执行完毕后，就会调用$finish来将整个验证平台关掉。如果UVM发现此phase没有提起任何objection，那么将会直接跳转到 下一个phase中。

UVM的设计哲学就是全部由sequence来控制激励生成，因此一般情况下只在sequence中控制objection。另外还需注意的是，raise\_objection语句必须在main\_phase中第一个消耗仿真时间的语句之前。

# Config\_db的作用，以及传递其使用时的参数含义

Config\_db 机制主要作用就是传递参数使得 TB的可配置性高，更加灵活。Config \_db机制主要传递的有三种类型:

一种是interface虚拟接口，通过传递virtual interface使得dirver和 monitor能够与DUT连接，并驱动接口和采集接口信号。

第二种是单一变量参数，如int,string,enum等，这些主要就是为了配置某些循环次数，id号是多少等等。

第三种是object类，这种主要是当配置参数较多时，我们可以将其封装成一个object类，去包含这些属性和相关的处理方法,这样传递起来就比较简单明朗，不易出错。

Config\_db 的参数主要由四个参数组成，如下所示，第一个参数为父的根parent，第二个参数为接下来的路径，对应的组件，第三个是传递时的名字（必须保持一致)，第四个是变量名。

uvm\_config\_db #(virtual interface) :: set(uvm\_root:.get(),"uvm\_test\_top.c1",'vif",vif);

uvm\_config\_db #(virtual interface) :: get(this,"”,"vif",vif);

# UVM中各个component之间是如何组织运行的，串行还是并行，通过什么机制进行调度的

Component 之间通过在new函数创建时指定parent参数指定子关系，通过这种方法来将TB形成一个树形结构。

UVM中运行是通过Phase机制进行层次化仿真的。从组件来看各个组件并行运行，从phase 上看是串行运行，有层次化的。Phase机制的9个phase是串行运行的，不同组件中的同一个phase都运行完毕后才能进入下一个phase运行，同一个phase在不同组件中的运行也是由一定顺序的, build 和 final是自顶向下。

# UVM如何启动一个sequence

启动sequence有很多的方法:常用的方法有使用default sequence进行调用，其会将对应的sequence 与 sequencer绑定，当dirver 请求获得req时，sequencer就会调用对应的sequence去运行body函数，从而产生req。

除此之外，还可以使用start函数进行，其参数主要就是对应的需要绑定的sequencer和该类的上层sequence。如此，就可以实现启动sequence的功能。


注意:一般仿真开始结束会在sequence 中 raise objection和 drop objection

# 你所搭建的验证平台为什么要用RAL（寄存器）


首先，我们要了解寄存器对于设计的重要性，其是模块间交互的窗口，我们可以通过读寄存器值去观察模块的运行状态,通过写寄存器去控制模块的配置和功能改变。然后，为什么我们需要RAL呢?由于前面寄存器的重要性，我们可以知道，如果我们不能先保证我们寄存器的读写正确，那么就不用谈后续 DUT是否正确了，因此，寄存器的验证是排在首要位置的。那么我们应该用什么方法去读写和验证寄存器呢?采用RAL寄存器模型去测试验证，是目前最成功的方法吧，寄存器模型独立于TB之外，我们可以搭建一个测试寄存器的agent，去通过前门或者后门访问去控制 DUT 的寄存器,使得 DUT按照我们的要求去运行。除此之外，UVM中内建了很多RAL的sequence，用于帮助我们去检测寄存器，除此之外，还有一些其他的类和变量去帮助我们搭建，以提高RAL的可重用性和便捷性还有更全的覆盖率。

# 前门访问和后门访问的区别，后门访问的路径怎么配置：

1. 前门访问和后门访问的比较
2. 前门访问，顾名思义指的是在寄存器模型上做的读写操作，最终会通过总线UVC来实现总线上的物理时序访问，因此是真实的物理操作。
3. 后门访问，指的是利用UVM DPI (uvm\_hdl\_read()、uvm\_hdl\_deposit()) ,将寄存器的操作直接作用到DUT内的寄存器变量，而不通过物理总线访问。
4. 前门访问在使用时需要将path设置为UVM\_FRONTDOOR
5. 在进行后门访问时，用户首先需要确保寄存器模型在建立时，是否将各个寄存器映射到了DUT一侧的HDL路径：使用add\_hdl\_path




1. 从上面的差别可以看出，后门访问较前门访问更便捷更快一些，但如果单纯依赖后门访问也不能称之为“正道”。
2. 实际上，利用寄存器模型的前门访问和后门访问混合方式，对寄存器验证的完备性更有帮助。
3. 后门访问路径设置



# 如果寄存器的地址不匹配的错误怎么测试出来

在通过前门配置寄存器A之后，再通过后门访问来判断HDL地址映射的寄存器A变量值是否改变，最后通过前门访问来读取寄存器A的值。



# 寄存器模型的常规方法（期望值、镜像值、真实值）

mirror、desired、actual value（）

1. 我们在应用寄存器模型的时候，除了利用它的寄存器信息，也会利用它来跟踪寄存器的值。寄存器有很多域，每一个域都有两个值。
2. 寄存器模型中的每一个寄存器，都应该有两个值，一个是镜像值( mirrored value) , 一个是期望值(desired value） 。
3. 期望值是先利用寄存器模型修改软件对象值，而后利用该值更新硬件值;镜像值是表示当前硬件的已知状态值。
4. 镜像值往往由模型预测给出，即在前门访问时通过观察总线或者在后门访问时通过自动预测等方式来给出镜像值
5. 镜像值有可能与硬件实际值不一致

# Prediction的分类（自动预测和显式预测）

UVM提供了两种用来跟踪寄存器值的方式，我们将其分为自动预测（auto prediction）和显式预测( explicit)。

如果用户想使用自动预测的方式，还需要调用函数uvm\_reg\_map::set\_auto predict()。

两种预测方式的显著差别在于，显式预测对寄存器数值预测更为准确，我们可以通过下面对两种模式的分析得出具体原因。


自动预测

1. 如果用户没有在环境中集成独立的predictor，而是利用寄存器的操作来自动记录每一次寄存器的读写数值，并在后台自动调用predict()方法的话，这种方式被称之为自动预测。
2. 这种方式简单有效，然而需要注意,如果出现了其它一些sequence直接在总线层面上对寄存器进行操作（跳过寄存器级别的write/read操作,或者通过其它总线来访问寄存器等这些额外的情况，都无法自动得到寄存器的镜像值和预期值。

显式预测

1. 更为可靠的一种方式是在物理总线上通过监视器来捕捉总线事务，并将捕捉到的事务传递给外部例化的predictor，该predictor由UVM参数化类uvm\_reg\_predictor例化并集成在顶层环境中。
2. 在集成的过程中需要将adapter与map的句柄也一并传递给predictor,同时将monitor采集的事务通过analysis port接入到predictor一侧。
3. 这种集成关系可以使得，monitor一旦捕捉到有效事务，会发送给predictor，再由其利用adapter的桥接方法，实现事务信息转换，并将转化后的寄存器模型有关信息更新到map中。
4. 默认情况下，系统将采用显式预测的方式，这就要求集成到环境中的总线UVC monitor需要具备捕捉事务的功能和对应的analysis port，以便于同predictor连接。

# 寄存器怎么配置，adapter怎么集成



# AMBA总线中AHB/APB/AXI协议的区别

AHB(Advanced High-performance Bus)高级高性能总线。

APB(Advanced Peripheral Bus)高级外围总线

AXI (Advanced eXtensible Interface)高级可拓展接口

AHB主要是针对高效率、高频宽及快速系统模块所设计的总线，它可以连接如微处理器、芯片上或芯片外的内存模块和DMA等高效率模块。

APB主要用在低速且低功率的外围，可针对外围设备作功率消耗及复杂接口的最佳化。APB在AHB和低带宽的外围设备之间提供了通信的桥梁，所以APB是AHB的二级拓展总线。

AXI高速度、高带宽，管道化互联，单向通道，只需要首地址，读写并行，支持乱序，支持非对齐操作，有效支持初始延迟较高的外设，连线非常多。

# AHB协议

AHB的组成


Master:能够发起读写操作，提供地址和控制信号，同一时间只有1个Master会被激活。

Slave:在给定的地址范围内对读写操作作响应，并对Master返回成功、失败或者等待状态。

Arbiter:负责保证总线上一次只有1个Master在工作。仲裁协议是规定的，但是仲裁算法可以根据应用决定。

Decoder:负责对地址进行解码，并提供片选信号到各Slave。

每个AHB都需要1个仲裁器和1个中央解码器。



AHB基本信号

HADDR:32位系统地址总线。

HTRANS:M指示传输状态，NONSEQ、SEQ、IDLE、BUSY。

HWRITE:传输方向1-写，0-读。

HSIZE:传输单位。

HBURST:传输的burst类型，SINGLE、INCR、WRAP4、INCR4等。


HWDATA:写数据总线，从M写到S。



HREADY:S应答M是否读写操作传输完成，1-传输完成，0-需延长传输周期。



HRESP:S应答当前传输状态，OKAY、ERROR、RETRY、SPLIT。

HRDATA:读数据总线，从S读到M。

# APB协议及读写操作







# 你写过assertion嘛，assertion分几种？简述一下assertion的用法

Assertion可以分为立即断言和并发断言。

立即断言的话就是和时序无关，比如我们在对激励随机化时，我们会使用立即断言，如果随机化出错我们就会触发断言报错。

并发断言的话主要是用来检测时序关系的，由于在很多模块或者总线中，单纯使用覆盖率或者事务check 并不能完全检测多个时序信号之间的关系，但是并发断言却可以使用简洁的语言去监测,除此之外,还可以进行覆盖率检测。

并发断言的用法的话，主要是有三个层次，第一是序列sequence编写，将多个信号的关系用断言中特定的操作符进行表示;第二是属性property的编写，它可以将多个sequence和多个property进行嵌套,外加上触发事件;第三就是assert的编写，调用property就可以。编写完断言后我们可以将它用在很多地方，比如DUT内部，或者在top层嵌入DUT 中，还可以在 interface处进行编写，基本能够检测到信号的地方都可以进行断言检测。

# 断言and、intersect、or和through的区别

And指的是两个序列具有相同的起始点，终点可以不同。

Intersect指的是两个序列具有相同的起始点和终点。

Or指的是两个序列只要满足一个就可以

Throughout指的是满足前面要求才能执行后面的序列

# a[\*3]、a[->3]和a[=3]区别

a[\*3]指的是:重复3次a，且其与前后其他序列不能有间隔，a中间也不可有间隔。

a[->3]指的是:重复3次，其 a中间可以有间隔，但是其后面的序列与a之间不可以有间隔。

A[=3]指的是:只要重复3次，中间可随意间隔。

# 项目中会考虑哪些coverage

主要会考虑三个方面吧，代码覆盖率，功能覆盖率，断言覆盖率。比如说代码覆盖率，主要由行覆盖率、条件覆盖率、fsm覆盖率、跳转覆盖率、分支覆盖率，他们是否都是运行到的，比如 fsm，是否各个状态都运行到了，然后不同状态之间的跳转是否也都运行到了。功能覆盖率的话主要是自己编写covergroup和coverpoint去覆盖我们想要覆盖的数据和地址或者其他控制信号。断言覆盖率主要检测我们的时序关系是否都运行到了,比如总线的地址数据读写时序关系是否都有实现。

# Coverage一般不会直接达到100%，当你发现condition未cover到的时候，你该怎么做？

Condition又称为条件覆盖率，当条件覆盖率未被覆盖时，我们需要通过查看覆盖率报告去定位哪些条件没有被覆盖到,是因为没有满足该条件的前提条件还是因为根本就遗漏了这些情况，根据这个我们去编写相应的case，进而将其覆盖到。

# Function coverage和 code coverage的区别，以及他们分别对项目的含义

功能覆盖率主要是针对spec文档中功能点的覆盖检测，code覆盖率主要是针对RTL设计代码的运行完备度的体现，其包括行覆盖率、条件覆盖率、FSM覆盖率、跳转覆盖率、分支覆盖率（只要仿真就可以，看看DUT的哪些代码没有动，如果有一部分代码一直没动，看一下是不是case没写到）。功能覆盖率和代码覆盖率两者缺一不可，功能覆盖率表示着代设计是否具备这些功能,代码覆盖率表示我们的测试是否完备，代码是否冗余。当功能覆盖率高而代码覆盖率低时，表示covergroup是不是写少了，case写少了;或者代码冗余。当功能覆盖率很低而代码覆盖率高时，表示代码设计是不是全面，功能点遗漏;covergroup写的是不是冗余了。只有当两者覆盖率都高的时候才表明我们验证的大部分是可靠的。代码覆盖率很难达到100%，一般情况下达到90%多已经非常不错了，如果有一部分代码没有被触动到，需要有经验的验证工程师去分析，如果确实没啥问题，就可以签字通过了

# 你在做验证时的流程是怎么样的，你是怎么做的。

对于流程的话，首先第一步我会先去查看spec文档，将模块的功能和接口总线时序搞明白，尤其是工作的时序，这对于后续写TB非常重要;第二步我会根据功能点去划分我的TB应该怎么搭建，我的case大致会有哪些，这些功能点我应该如何去覆盖，时序应该如何去检查，总结列出这样的一个清单;第三步开始去搭建我们的TB，包括各种组件，和一些基础的 sequence还有test，暂时先就写一两个基础的 sequence,然后还有一些环境配置参数的确定等,最后能够将TB正常运行，保证无误;第四步就是根据清单去编写sequence和 case，然后去仿真，保证仿真正确性，收集覆盖率;第五步就是分析收集的覆盖率，然后查看覆盖率报告去分析还有哪些没有被覆盖，去写一些定向case，和更换不同的seed 去仿真;第六步就是回归测试regression，通过不同的 seed去跑，收集覆盖率和检测是否有其它bug;第七步就是总结

# 你在进行验证的过程中，碰到过什么难点，重点是什么呢?

刚开始的难点还是TB的搭建，想要搭建出一个可重用性很高的TB，配置灵活的TB还是有一定困难，对于哪些参数应该放在配置类，哪些参数应该放在事务类的抉择，哪些单独配置。除此之外，还有就是时序的理解，这对于driver和monitor还有sequence和 assertion的编写至关重要，只有正确理解时序才能编写出正确的TB。最后就是实现覆盖率的尽可能高，这也是比较困难的，刚开始的case好写，也比较快就可以达到较高的覆盖率，但是那些边边角角的case需要自己去琢磨，去分析还需要写什么case。这些难点就是重点，还要能够自动化监测判断是否正确。

# 你发现过哪些验证过程中的 bug，如何发现的?

发现过的 bug 还是很多的，我这里就把不讲什么编译错误的bug 了，最难的是编译没有错但是最后结果错的bug。比如:

1. 我有一次在编写完TB后，TB里面有一个config 类，用于配置环境的相关变量的，然后我后来又写了一个他的派生类，但是我忘记了在顶层传递到env去，因此env 中config\_get就没有收到这个参数，而我又在内部写了如果没有收到则使用原先的基类参数，这导致我当时调了半天，无论如何更改配置都无效，最后才发现这个问题。后面反思主要问题其实还是在于我在使用config\_db 的方法不对，我因为没有传递到就是用默认，但是却没用报 warning或者 fatal，导致我认为没有错误
2. 还有就是时序的分析不对，导致仿真一直在某个阶段等待信号或者事件触发，没法运行。不过这个通过打印的消息可以比较快的检查出来。
3. 一定要设置好set\_drain\_time，我刚开始有时候会忘记设置，或者设置时间不对，导致检查结果出错，这个检查办法就是去查看波形会发现最后一个激励是没有发出来的，这个也是可以检查出来的。
4. run phase和 main phase混用，导致平台运行出错，有一次我将reset\_phase和run \_phase混用，想要能够进行 phase之间跳跃，出现 bug，并没有实现跳跃，后来查资料说run\_phase和 12个小phase最好不要混用。

# 你的验证环境是什么？目录结构是什么样的

我是使用UVM验证方法学搭建的TB，然后在VCS平台进行仿真的。目录结构的话:主要由RTL文件、doc文件、tb文件、sim文件、script文件这几部分。

# UVM有什么优点：

UVM的优点：UVM有各个机制、促进验证平台的标准化，UVM中test sequence和验证平台是隔离独立的，可以更好的控制激励而不需要重新设计agent. 改变测试sequence可以简单高效提高代码覆盖率。**UVM支持工业标准，这会促进验证平台标准化。此外，UVM通过OOP（面向对象编程）的特点（例如继承）以及使用覆盖组件提高了重复使用率。因此UVM环境方便移植，架构清晰，组件连接方便，有利于进行大规模的验证。**

缺点：代码冗余，工作量大，运行速度有缺失

# 工厂机制的好处是什么？（具有重载功能）

factory机制的优势在于其具有重载功能。重载并不是factory机制的发明，只是factory机制的重载与这些重载都不一样。要想使用factory机制的重载功能，必须满足以下要求：

1) 无论是重载的类（parrot）还是被重载的类（bird），都要在定义时注册到factory机制中。

2) 被重载的类（bird）在实例化时，要使用factory机制的方式进行实例化，而不能使用传统的new的方式。

3) 最重要的是，重载的类（parrot）要与被重载的类（bird）有派生关系。重载的类必须派生自被重载的类，被重载的类必须是重载类的父类。

4) component与object之间互相不能重载。虽然uvm\_component是派生自uvm\_object，但是这两者根本不能重载。因为，从两者的new参数的函数就可以看出来，二者互相重载时，多出来的一个parent参数会使factory机制无所适从。

# 通过工厂进行覆盖有什么要求？

第一，无论是重载的类（parrot）还是被重载的类（bird），都要在定义时注册到factory机制中。  
第二，被重载的类（bird）在实例化时，要使用factory机制式的实例化方式，而不能使用传统的new方式。  
第三，最重要的是，重载的类（parrot）要与被重载的类（bird）有派生关系。重载的类必须派生自被重载的类，被重载的类必须是重载类的父类。


# vritual function/task的作用是什么？这属于oop的什么特性？多态


允许在派生类中重新定义与基类同名的函数，并且可以通过基类句柄调用基类和派生类中的同名函数。

# 域的自动化有什么好处？

可以自动实现copy、compare、print等三个函数。当使用uvm\_field系列相关宏注册之后，可以直接调用以上三个函数，而无需自己定义。这极大的简化了验证平台的搭建，尤其是简化了driver和monitor，提高了效率。


# 如何启动test？





# Config\_db有什么参数？


有五个参数



# 如果环境中有两个config\_db set，哪个有效？

UVM更高的层次更接近用户，为了让用户少和底层组件打交道，所以层次越高优先级越高，高层次的set会覆盖底层次的set,如果是层次相同再看时间先后顺序，谁发生的晚谁有效，时间靠后的会覆盖之前的。

# rand bit data[100]，如何约束它随意一位是1，剩下的都是0？



# VIP怎么写？

阶段1（定义)。

1. 功能特性提取
2. 特性覆盖率创建及映射
3. VIP的架构

阶段2(VIP基本搭建)

1. driver，sequencer，monitor (少量特性实现)。
2. 实现基本的端到端的sequence

阶段3(完成monitor与scoreboard)

1. 完成monitor -100%实现（checkers，assertions）
2. 完成scoreboard -100%实现（数据完整性检查)
3. 在monitor中，完成监测到的transaction与function coverage实现映射。
4. 为映射更多的基本功能覆盖率，创建其它sequences。

阶段4(扩充test和sequence阶段)

1. 实现更多sequences，从而获得80%的功能覆盖率

阶段5(完成标准)


1. Sequence最终可以实现100%的功能覆盖率。
2. 回归测试结果和最终的总结报告。

# 验证流程，验证环境怎么搭

验证流程：

1. 看spec文档和协议，将DUT的功能和接口总线时序搞明白
2. 制定验证计划和测试点分解
3. 写VIP或者是用别人给的VIP，搭建验证环境和TB，包括各种组件，各个模块的pkg,基础的 sequence还有test，暂时先就写一两个基础的 sequence,然后还有一些环境配置参数的确定等,最后能够将TB正常运行，保证无误;
4. 根据测试点编写sequence和 case，然后去仿真，保证仿真正确性，收集覆盖率;
5. 分析收集的覆盖率，然后查看覆盖率报告去分析还有哪些没有被覆盖，去写一些定向case，和更换不同的seed 去仿真;
6. 回归测试regression，通过不同的 seed去跑，收集覆盖率和检测是否有其它bug;
7. 总结

验证环境的搭建：



driver给 DUT 发送激励，montior监测 DUT 输出的数据，参考模型（ reference model ）能实现与 DUT 相同的功能，scoreboard把 monitor 接受到的数据和 reference model 的输出数据进行比对，如果比对成功就表示 DUT 能完成设计的功能，

driver,monitor和reference model合起来叫做环境

# Uvm\_component\_utils有什么作用

当然，factory机制的实现被集成在了一个宏中：uvm\_component\_utils。这个宏最主要的任务是，将字符串登记在UVM内部的一张表中，这张表是factory功能实现的基础。只要在定义一个新的类时使用这个宏，就相当于把这个类注册到了这张表中。这样，factory机制可以实现：根据一个字符串自动创建一个类的实例，并且调用其中的函数（function）和任务（task），这个类的main\_phase就会被自动调用。

# Run\_phase和main\_phase的区别

run\_phase和main phase都是task phase，且是并行运行的，后者称为动态运行(run-time)的phase。如果想执行一些耗费时间的代码，那么要在此phase下任意一个component中至少提起一次objection，这个结论只适用于12个run-time的phase。对于run\_phase则不适用，由于run\_phase与动态运行的phase是并行运行的，如果12个动态运行的phase有objection被提起，那么run\_phase根本不需要raise\_objection就可以自动执行。

uvm的run\_phase会与12个task phase并行执行，12个task phase包括pre\_reset\_phase, reset\_phase,...main\_phase等等，一般的大部分人并不太用除了main\_phase之外的别的task phase。

因此一般使用可以认为main\_phase跟run\_phase几乎相同的作用，但是run\_phase跟12个task phase所属的domain并不一样，run\_phase属于common\_domain, 其余的12个task phase属于uvm\_domain.

# 寄存器模型的方法（期望值、镜像值、真实值）

1、mirror、desired、actual value（）

我们在应用寄存器模型的时候，除了利用它的寄存器信息，也会利用它来跟踪寄存器的值。寄存器有很多域，每一个域都有两个值。

寄存器模型中的每一个寄存器，都应该有两个值，一个是镜像值( mirrored value) , 一个是期望值(desired value） 。

期望值是先利用寄存器模型修改软件对象值，而后利用该值更新硬件值;镜像值是表示当前硬件的已知状态值。

镜像值往往由模型预测给出，即在前门访问时通过观察总线或者在后门访问时通过自动预测等方式来给出镜像值

镜像值有可能与硬件实际值不一致

# TLM怎么用

tlm通信的步骤：

1.分辨出initiator和target，producer和consumer。

2.在target中实现tlm通信方法。

3.在俩个对象中创建tlm端口。

4.在更高层次中将俩个对象进行连接。

端口类型有三种：

1.port，一般是initiator的发起端。

2.export，作为initiator和target的中间端口。

3.imp，只能作为target接受request的末端。

4.多个port可以连接同一个export或imp，但是单个port或export不能连接多个imp。

端口的连接：通过connect函数进行连接，例如A(initiator)Y与B进行连接，可以使用A.port.connect(B.export)

uvm\_\*\_imp#(T,IMP);IMP定义中第一个参数T是这个IMP传输的数据类型，第二个参数IMP是实现这个接口所在的component。

# 覆盖率的分类

代码覆盖率，功能覆盖率、断言覆盖率

# CDC跨时钟域

单bit（慢时钟域到快时钟域）：用快时钟打两拍，直接采一拍大概率也是没问题的，两拍的主要目的是消除亚稳态；

单bit（快时钟域到慢时钟域）：握手、异步FIFO、异步双口RAM；快时钟域的信号脉宽较窄，慢时钟域不一定能采到，可以通过握手机制让窄脉冲展宽，慢时钟域采集到信号后再“告诉”快时钟域已经采集到信号，确保能采集到；

多bit：异步FIFO、异步双口RAM、握手、格雷码；

多bit中，强烈推荐异步FIFO，我在实际工程中使用多次，简单方便。

# Sequence是怎么启动的？

# Seq,seqr,driver通信的细节

# Case是怎么写的，case代码结构介绍一下

# 覆盖率定义了多少个bins

# 寄存器配置的原理，你配置的数据怎么进入DUT的