

SoC Dual-Core CVA6

Analise Linha-a-Linha do Log de Simulacao

simulate.log | xsim 2025.1 | branch xsim-simulation-pass

Data: 12 de May de 2026

GOOD TRAP: PASS @cyc=194

Fase 1 t=0 -> 205ns Startup xsim + UVM init + Clock/Reset
Fase 2 t=1685ns (c=148) Icache flush completo (ambos os tiles)
Fase 3 t=1695ns (c=149) Primeira requisicao de fetch vaddr=0x80000000
Fase 4 t=1705ns (c=150) Cache MISS -> L15 -> NoC1 -> AXI4 -> SRAM
Fase 5 t=2025ns (c=181) Cache fill recebido (dados: 0xf500809300010097)
Fase 6 t=2075ns (c=167) Pipeline executa 6 instrucoes (auipc->sw->jal)
Fase 7 t=2135ns (c=193) STORE_COMMIT tohost=0x8000FF50 detectado
Fase 8 t=2145ns (c=194) GOOD TRAP -> PASS -> \$finish

[!] 4 assertion warnings em noc_if e l15_tri_if -- analisados na Secao 5

1 Cabecalho do Simulador (L1-L23)

Identificacao do ambiente xsim | pre-simulacao | t = t = 0

As primeiras 23 linhas do log identificam o ambiente de simulacao:

Linhas	Conteudo do Log	Significado
L1-5	xsim v2025.1 (64-bit) SW Build 6140274	Versao do simulador Xilinx e build number. v2025.1 = Vivado 2025.1.
L6	Start of session at: Tue May 12 18:32:08 2026	Timestamp de inicio da sessao. Simulacao iniciada as 18h32.
L8	Current directory: ../xsim_work	Diretorio de trabalho. Todos os paths relativos partem daqui.
L9	Command line: xsim.exe -log simulate.log -mode tcl ...	Comando exato invocado. Modo TCL significa que um script xsim_script.tcl contro
L12	Running On: Rafael	Hostname da maquina (nome do usuario Windows).
L15	Processor: 12th Gen Intel Core i5-12450H @ 2496 MHz	CPU de 12a geracao, 8 cores fisicos / 12 logicos.
L19	Host memory: 8260 MB	RAM disponivel para o simulador. xsim pode usar varios GB em designs grandes.

[i] Nota de unidades de tempo: o timescale do projeto e 1ps/1ps (modulos SV). Por isso o \$time retorna picossegundos. Para converter: valor_no_log / 1000 = tempo em nanosegundos. Ex: "[1685000]" = 1685000 ps = 1685 ns. As linhas com "ns" explicitamente (ex: "[1785000 ns]") tem o label errado; o valor real e 1785000 ps = 1785 ns.

2 Inicializacao UVM e Configuracao do Teste (L24-L63)

UVM startup, clock/reset, monitors | ciclo 0 | t = t = 0

2.1 Linhas 24-48: xsim script e UVM boot

Linha	Conteudo	Significado
L24	source xsim.dir/work.uvmt_opc_tb/xsim_script.tcl	xsim carrega o script TCL gerado pelo xelab. Este script invoca "xsim work.uvmt_o
L25	xsim {work.uvmt_opc_tb} -testplusarg UVM_TESTNAME=	Linha de comando efetiva. Plusargs: TESTNAME=uvmt_opc_asm_test_c, UVM_V
L26	Time resolution is 1 ps	Confirma que o simulador opera com resolucao de 1 ps.
L27	run -all	Comando TCL que inicia a simulacao e roda ate \$finish ou timeout.
L28-36	UVM_INFO ... UVM/RELNOTES UVM-1.2	UVM 1.2 inicializado (versao inclusa no Vivado). Mensagens de copyright Mentor/
L41	UVM_NO_DEPRECATED undefined	A biblioteca foi compilada sem suprimir APIs antigas. Nao afeta a simulacao -- avi
L48	UVM_NO_DPI defined -- getting UVM_TESTNAME directl	DPI (Direct Programming Interface C/SV) esta desabilitado no xsim. O UVM busca
L49	Running test uvmt_opc_asm_test_c...	UVM localiza a classe de teste pelo nome e instancia uvm_test_top.

2.2 Linhas 50-56: Configuracao do ambiente

Linha	Conteudo	Significado
L50	[OPC_CFG] 3x5 tiles timeout=5000000 finish_mask=0x	ATENCAO: cfg reporta "3x5 tiles" mas o design e 2x1. Isso indica que o objeto uvm
L51	[OPC_ASM_TEST] Binario: ../tb/boot.hex	O teste UVM confirma o caminho do binario a ser carregado na SRAM.
L52	UVM/COMP/NAMECHECK requires DPI	Verificacao de nomes de componentes UVM requer DPI. Skipped no xsim.
L53	[OPC_ENV] Ambiente iniciado: 1x1 tiles iss=0 coh=1 c	O ambiente UVM foi instanciado: 1x1 tiles (diferente do cfg -- o env usa seu propri
L54	[OPC_CLK_DRV] Iniciando clock: periodo=10000 ps, rese	Clock driver configurado: 10000 ps = 10 ns de periodo (100 MHz). Reset ativo por
L55	[OPC_ASM_SEQ] Iniciando teste: boot.hex	Sequencia de teste carregada. Ela aguarda o DUT completar.
L56	[OPC_ASM_SEQ] Clock/reset aplicados. Aguardando DU	A sequencia aplicou o reset e agora espera o DUT terminar (good_trap ou timeou
L57-58	[TRACER] Output filename: trace_hart_0.log / trace_hart_	Os tracers do CVA6 foram inicializados. Eles gravam cada instrucao commitada e

2.3 Linhas 59-63: Reset e ativacao dos monitors

Linha	Conteudo	Significado
L59	@200000: [OPC_CLK_DRV] rst_n desassertado no ciclo :	t=200000 ps = 200 ns. Reset liberado apos 20 ciclos x 10 ns. A partir deste ponto
L60	@205000: [OPC_CLK_MON] Reset desassertado - DUT p	t=205 ns. O monitor de clock/reset detectou a subida de rst_n. A amostragem e fe
L61	@205000: [OPC_L15_MON] Monitor L1.5 TRI iniciado	Monitor da interface tristate do L1.5 (saidas para o CVA6) ativado.
L62	@205000: [OPC_STATUS_MON] Monitor de status inicia	Monitor que observa status_if.good_trap e outros flags.
L63	@215000: [OPC_NOC_MON] Monitor NoC iniciado	t=215 ns. Monitor da NoC iniciado 1 ciclo depois (215-205=10 ns = 1 ciclo). Aguar

[OK] Fase de inicializacao concluida com sucesso. UVM 1.2 rodando, clock de 100 MHz ativo, rst_n liberado em t=200 ns. Todos os 4 monitores UVM ativos: CLK, L15, STATUS, NOC.

3 Flush do Icache e Primeiro Fetch (L64-L81)

Icache flush -> Fetch MISS -> L15 IMISS | ciclos 148-151 | t = t = 1685 ns - 1715 ns

3.1 Linhas 64-69: Flush do icache (ambos os tiles, t=1685 ns)

Apos o reset, o CVA6 inicializa o cache de instrucoes com uma sequencia de flush. O flush invalida todas as 128 linhas antes de comecar a buscar instrucoes. Ambos os tiles executam o flush simultaneamente:

Linha	Log	Analise
L64	[ICACHE] state 0->1 flush_cnt=127 cache_en=0	Tile 0: icache sai do estado IDLE (0) para FLUSH (1). flush_cnt=127 indica que ha
L65	[ICACHE] FLUSH DONE cnt=127	Tile 0: flush concluido. A contagem parou em 127 (ultimo indice). Todas as 128 lin
L66	[MISSUNIT] FSM: 3->0 wbuf_empty=1 mshr_vld=0 flush_i	Tile 0: Miss Unit FSM transita do estado 3 (FLUSH) para 0 (IDLE). wbuf_empty=1.
L67-69	[ICACHE/MISSUNIT] (idem tile 1)	Tile 1 executa o mesmo flush simultaneamente. O OpenPiton inicializa os dois tile

3.2 Linhas 70-79: Primeiro fetch (t=1695 ns)

Linha	Log	Analise
L70	[ICACHE] state 1->2 flush_cnt=0 cache_en=1	Tile 0: icache transita de FLUSH(1) para READ(2). cache_en=1: cache agora habi
L71	[ICACHE] FETCH REQ vaddr=0x80000000	Tile 0: frontend CVA6 faz a PRIMEIRA requisicao de fetch. Endereco: 0x80000000
L72-73	[ICACHE] state 1->2 ... FETCH REQ vaddr=0x80000000	Tile 1: mesmas transicoes. Ambos os tiles buscam 0x80000000.
L74	[ICACHE] state 2->3 flush_cnt=0 cache_en=1	Tile 0: estado READ(2) -> MISS_WAIT(3) apos verificar que a linha nao esta no ca
L75	READ: fv=1 kill2=0 spec=0 clhit=0 ex_vld=0 mem_req=1 r	Tile 0: fv=1 (fetch valido). clhit=0: MISS confirmado. mem_req=1: requisicao envia
L76	MISS paddr=0x00000000080000000 nc=0	Tile 0: miss no endereco fisico 0x80000000. nc=0: cacheable (o endereco esta de
L77-79	(idem tile 1)	Tile 1: mesmo miss no mesmo endereco. Gerara uma segunda requisicao indepen

3.3 Linhas 80-81: L15 adapter envia IMISS (t=1715 ns)

Linha	Log	Analise
L80	[L15ADAP] REQ->L15 type=16 addr=0x0080000000 nc=0	Tile 0: o adaptador wt_l15_adapter traduz o miss do icache em uma mensagem O
L81	[L15ADAP] REQ->L15 type=16 addr=0x0080000000 nc=0	Tile 1: idem, segunda requisicao IMISS independente para o mesmo endereco. O

[i] A delay de 1685ns ate o primeiro fetch (148 ciclos) e esperada: os 20 ciclos de reset (200ns) + ciclos de inicializacao interna do CVA6 (TLB, frontend BHT/BTB reset) + flush do icache (128 ciclos de invalidacao). Total: ~148 ciclos.

4 Caminho de Memoria: NoC -> AXI4 -> SRAM (L84-L111)

NoC flit -> AXI AR -> SRAM resp -> L15 fill | ciclos 158-181 | t = t = 1785 ns - 2125 ns

4.1 NoC1 flit e transacoes AXI4 (L84-L90)

Linha	Log	Analise
L84	[1785000 ns] NOC1_FIRST data=0000000000000000 @c	t=1785 ns, ciclo 158. O monitor NoC detectou o primeiro flit na NoC1. data=0x0 e
L89	[1835000 ns] AXI_AR[0] addr=0000000080000000 len=0	t=1835 ns, ciclo 163. Primeira transacao AXI4 Read Address (AR channel). addr=
L90	[1875000 ns] AXI_AR[1] addr=0000000080000000 len=0	t=1875 ns, ciclo 167. Segunda transacao AXI4 AR (tile 1). Chega 4 ciclos depois c

4.2 Retorno L15 e cache fill (L91-L111)

Linha	Log	Analise
L91	[L15ADAP] L15->RTRN type=1 nc=0	t=2015 ns. L15 enviou resposta do tipo 1 = IFILL_RET (instruction fill return) para
L94	[ICACHE] state 3->1 flush_cnt=0 cache_en=1	lcache sai do estado MISS_WAIT(3) para REFILL(1). Os dados chegaram e a linh
L95	[ICACHE] IFILL_ACK received	lcache confirmou o recebimento dos dados de fill da memoria.
L96	[L15ADAP] IFILL->ICACHE data[63:0]=0xf5008093000100	Dados enviados ao icache: 0xf500809300010097 (64 bits = 2 instrucoes). Decodif
L97	[ICACHE] state 1->2 fetch REQ vaddr=0x80000004	lcache imediatamente solicita o proximo bloco (0x80000004). Como o fill retornou
L99-100	READ: clhit=1 (multiplas vezes)	A partir daqui todos os fetches tem clhit=1 (cache line hit). O pipeline CVA6 receb
L107-111	[L15ADAP] L15->RTRN type=1 ... IFILL tile 1	t=2115-2125 ns. Tile 1 recebe seu proprio fill (os mesmos dados 0xf50080930001

[i] Latencia de memoria observada: L15 IMISS enviado em t=1715ns, fill recebido em t=2025ns. Latencia total = 310ns = 31 ciclos. Isso inclui: L15->NoC1 (encoder) + West port crossbar + noc_axi4_bridge + SRAM model + NoC2 de volta + L15 pipeline S1/S2/S3.

5 Analise dos Assertion Errors (L82-L93)

SVA assertions disparadas nos monitores UVM | ciclos 157-181 | t = t = 1775 ns - 2025 ns

Durante a simulacao, 4 assertions SVA falharam nos arquivos de interface do testbench UVM. As assertions sao NON-FATAL (nao interrompem a simulacao) mas indicam condicoes de protocolo que merecem investigacao.

5.1 Assertions em uvmt_opc_noc_if.sv:89 (L82-L88)

Tres assertions dispararam no monitor NoC:

Linha	Assertion	Analise
L82-83	Time: 1775 ns Scope: noc_if Line:89	Primeira falha: t=1775 ns (ciclo ~157). Ocorre ANTES da linha "NOC1_FIRST" (L84 em 1785ns).
L85-86	Time: 1785 ns Scope: noc_if Line:89	Segunda falha: mesmo ciclo do NOC1_FIRST (data=0x0). Confirma que a assertion checa data!=0.
L87-88	Time: 1825 ns Scope: noc_if Line:89	Terceira falha: t=1825 ns. O segundo flit do pacote NoC1 (body flit) pode ter chegado com dado te

[!] Causa provavel: a assertion noc_if:89 checa "val => data != 0". O flit de cabecalho do pacote IMISS da NoC1 tem os primeiros bits como routing info (chip_id=1, x=0, y=0) mas a parte baixa do dado e zero neste tipo de flit. A assertion e overly-strict para flits de cabecalho. Nao indica bug real no protocolo -- e um falso positivo da assertion.

5.2 Assertion em uvmt_opc_l15_tri_if.sv:112 (L92-L93)

Linha	Assertion	Analise
L92-93	Time: 2025 ns Scope: l15_tri_if Line:112	t=2025 ns = momento exato em que o L15 retorna o fill (L91). A assertion em l15_tri_if:112 provav

[!] Causa provavel: a assertion l15_tri_if:112 pode verificar que l15_transducer_smc_data_valids/l15_csm_wdata_en estao corretos no ciclo de retorno do fill. Como os modulos L15 tem multiplos pipelines (S1/S2/S3), a assertion pode ter uma janela de 1 ciclo de discrepancia. O fill chegou corretamente ao icache (confirmado em L95-L96), portanto a operacao foi bem-sucedida apesar da assertion.

5.3 Impacto das assertions no resultado final

Resumo do impacto:

Assertion	Causa Provavel	Impacto	Acao Recomendada
noc_if:89 (x3)	Falso positivo -- flit de cabecalho com routing info	Nenhum	Refinar assertion para excluir flits de cabecalho
l15_tri_if:112 (x1)	Timing 1-ciclo no fill return do L15	Nenhum	Verificar janela da assertion vs latencia S3 do L15

[OK] Todas as 4 assertions sao NON-FATAL. A simulacao continuou normalmente, o fill foi entregue ao icache, e o GOOD_TRAP foi atingido em t=2145 ns. As assertions devem ser refinadas nas proximas iteracoes do testbench.

6 Execucao do Pipeline CVA6 - Trace Hart 0 (L97-L115)

Cache hits -> 6 instrucoes executadas e commitadas | ciclos 161-173 (commit) | t = t = 2035 ns - 2135 ns

6.1 Icache hits apos o fill (L97-L115)

Apos o fill em t=2025 ns, o icache passa a ter clhit=1 continuamente. O CVA6 busca instrucoes sem gerar novos misses. O pipeline opera em ciclos consecutivos buscando, decodificando, emitindo e commitando.

Sinais do icache durante os hits:

Sinal	Significado
fv=1	fetch valid -- o frontend esta ativamente buscando instrucoes
kill2=1	instrucao especulativa cancelada pelo branch predictor (normal)
clhit=1	cache line hit -- dado disponivel no icache sem ir a memoria
mem_req=0	sem requisicao para memoria -- tudo servido pelo cache
mem_ack=0	sem acknowledge de memoria necessario

6.2 Trace completo: Hart 0 (trace_hart_0.log)

O tracer do CVA6 registrou cada instrucao no momento do COMMIT (nao do fetch). O formato e: tempo_ns ciclo privilegio PC instrucao_hex mnemonic:

```
# trace_hart_0.log -- instrucoes commitadas pelo Hart 0

2075ns 167 M 0x80000000 0x00010097 auipc ra, 0x10      ra <- 0x00000000080010000
2095ns 169 M 0x80000004 0xf5008093 addi ra, ra, -176  ra <- 0x0000000008000ff50
2105ns 170 M 0x80000008 0x00100113 li sp, 1          sp <- 0x0000000000000001
2125ns 172 M 0x8000000c 0x0020a823 sw sp, 16(ra)      VA=0x8000ff60 PA=0x8000ff60
2135ns 173 M 0x80000010 0x0020a023 sw sp, 0(ra)      VA=0x8000ff50 PA=0x8000ff50
2135ns 173 M 0x80000014 0x0000006f j pc - 0          (loop infinito)
```

6.3 Analise instrucao por instrucao

Tempo	Ciclo	PC	Encoding	Instrucao	Analise
2075ns	ciclo 16	0x80000000	00010097	auipc ra, 0x10	PC=0x80000000. AUIPC soma PC + (imm<<12) = 0x80000000 + 0x10000 = 0x80000000 + 0x10000 = 0x80000000
2095ns	ciclo 16	0x80000004	f5008093	addi ra, ra, -176	ra = 0x80010000 + (-176). 176 = 0xB0. 0x80010000 - 0xB0 = 0x8000FF50. ra a
2105ns	ciclo 17	0x80000008	00100113	li sp, 1 (addi sp, x0,	sp (x2) = 0 + 1 = 1. Este e o valor que sera escrito no tohost para indicar PASS.
2125ns	ciclo 17	0x8000000c	0020a823	sw sp, 16(ra)	Escrita em ra+16 = 0x8000FF50+16 = 0x8000FF60. Este e o DUMMY store. VA
2135ns	ciclo 17	0x80000010	0020a023	sw sp, 0(ra)	Escrita em ra+0 = 0x8000FF50. Este e o TOHOST store. VA=PA=0x8000FF50.
2135ns	ciclo 17	0x80000014	0000006f	j pc - 0 (jal x0, 0)	Loop infinito. PC = PC + 0 = 0x80000014... na verdade j pc-0 pula para 0x8000

[!] Hart 1 (trace_hart_1_commit.log) esta vazio -- nenhuma instrucao commitada. Isso pode indicar que o tile 1 nao saiu do reset corretamente, ou que seu fetch foi bloqueado/perdido. O tile 1 recebeu o fill (L107-L111 em t=2125ns) mas nao ha evidencia de commit no trace. Ponto de investigacao para a proxima iteracao.

7 STORE_COMMIT Tohost e GOOD TRAP (L112-L121)

STORE_COMMIT detectado -> GOOD TRAP -> \$finish | ciclos 193-194 | t = t = 2135 ns - 2145 ns

7.1 Linhas 112-119: Sequencia de finalizacao

Linha	Log	Analise
L112	[2135000 ns] STORE_COMMIT tohost=0x8000ff50 @cyc:	t=2135 ns, ciclo 193. O bloco always_ff em uvmt_opc_dut_wrap.sv detectou com
L116	*** GOOD TRAP (PASS) *** @cyc=194	t=2145 ns, ciclo 194. O monitor OPC_STATUS_MON detectou good_trap[0]=1 na
L117	>>> RESULTADO: PASSOU (HIT GOOD TRAP) <<<	Mensagem de confirmacao gerada pelo scoreboard ou pelo teste UVM. Confirma
L118	WARNING: Functional Coverage Database not updated	Os covergroups foram instanciados mas nenhum evento de coverage foi amostra
L119	\$finish called at time: 2145 ns File: uvmt_opc_dut_wrap.s	t=2145 ns. O DUT wrapper chamou \$finish apos detectar GOOD_TRAP. Linha 51
L120	exit	O xsim executou o comando TCL "exit" apos o \$finish, encerrando o processo do
L121	INFO: [Common 17-206] Exiting xsim at Tue May 12 18:3	xsim encerrado normalmente. A simulacao durou 5 segundos de tempo real (18:3

[OK] GOOD TRAP confirmado: o CVA6 Hart 0 executou o programa boot.hex completo em 173 ciclos apos o primeiro fetch (ciclo 154 de fetch -> ciclo 173 de commit). O store tohost (0x8000FF50 = 1) foi detectado corretamente pelo testbench UVM.

8 Timeline Consolidada da Simulacao

Resumo cronologico de todos os eventos significativos:

Tempo	Ciclo	Evento
0 ns	c=0	Simulacao iniciada, UVM boot, clock/reset ativados
0 ns	c=0	UVM: test=uvmt_opc_asm_test_c binary=boot.hex timeout=5000000
200 ns	c=20	rst_n desassertado: DUT acorda, CVA6 sai do reset
205 ns	c=20	Monitors UVM ativos: CLK_MON, L15_MON, STATUS_MON
215 ns	c=21	NoC monitor ativo (1 ciclo extra de setup)
1685 ns	c=148	Icache flush completo nos 2 tiles (128 linhas invalidadas)
1695 ns	c=149	Primeiro FETCH REQUEST: vaddr=0x80000000 (ambos tiles)
1705 ns	c=150	ICACHE MISS: paddr=0x80000000, nc=0 (cacheable)
1715 ns	c=151	L15ADAP envia IMISS_RQ type=16 ao L15 (ambos tiles)
1775 ns	c=157	[!] Assertion noc_if:89 #1 (flit val sem dado valido)
1785 ns	c=158	NOC1_FIRST: primeiro flit NoC1 visto [!] Assert noc_if:89 #2
1825 ns	c=162	[!] Assertion noc_if:89 #3 (segundo flit)
1835 ns	c=163	AXI_AR[0] addr=0x80000000 len=0: tile 0 le da SRAM
1875 ns	c=167	AXI_AR[1] addr=0x80000000 len=0: tile 1 le da SRAM
2015 ns	c=181	L15ADAP recebe IFILL_RET type=1 (dados chegaram da SRAM)
2025 ns	c=182	ICACHE FILL: data=0xf500809300010097 (auipc + addi)
2025 ns	c=182	[!] Assertion l15_tri_if:112 (timing fill return)
2035 ns	c=183	Fetch vaddr=0x80000004: CACHE HIT (clhit=1) -- sem mais misses
2075 ns	c=167*	COMMIT: auipc ra, 0x10 -> ra=0x80010000
2095 ns	c=169*	COMMIT: addi ra, ra, -176 -> ra=0x8000FF50 (tohost addr)
2105 ns	c=170*	COMMIT: addi sp, x0, 1 -> sp=1 (valor de PASS)
2125 ns	c=172*	COMMIT: sw sp, 16(ra) -> addr=0x8000FF60 DUMMY -- IGNORADO
2135 ns	c=173*	COMMIT: sw sp, 0(ra) -> addr=0x8000FF50 TOHOST -- MATCH!
2135 ns	c=193	STORE_COMMIT tohost=0x8000FF50 detectado pelo testbench
2135 ns	c=173*	COMMIT: j pc-0 (loop infinito, execucao normal)
2145 ns	c=194	*** GOOD TRAP (PASS) *** -- good_trap[0]=1 detectado
2145 ns	c=194	\$finish: simulacao encerrada normalmente

(*) Ciclos do tracer (relativos ao fetch); ciclos do testbench em c=193/194 sao relativos ao mon_cycle (contador desde t=0 / 10ns).

9 Resumo Executivo e Pontos de Atencao

9.1 O que funcionou corretamente

- Boot e reset: rst_n liberado em 200ns, CVA6 inicializa normalmente.
- Lcache flush: 128 linhas invalidadas antes do primeiro fetch (comportamento correto).
- Primeiro fetch: vaddr=0x80000000 (RESET_PC correto).
- Cache miss -> L15 -> NoC1 -> AXI4 -> SRAM: fluxo completo funcionando.
- Fill recebido: data=0xf500809300010097 = auipc+addi do boot.hex (instrucoes corretas).
- Pipeline CVA6: 6 instrucoes executadas e commitadas em sequencia correta.
- Filtragem de endereco: dummy store (0xFF60) ignorado, tohost (0xFF50) aceito.
- GOOD_TRAP: detectado no ciclo 194, simulacao encerrada com PASS.
- Tempo real de simulacao: 5 segundos para 2145 ns simulados.

9.2 Pontos que merecem investigacao

- [CRITICO] Hart 1 sem commits: trace_hart_1_commit.log esta vazio. O tile 1 recebeu o fill (t=2125ns) mas nao commitou instrucoes. Possivel causa: o tile 1 ficou travado apos o fill (bug de sincronizacao no reset ou no L15 do tile 1).
- [MEDIO] 3x assertions noc_if:89: A assertion checa dado valido quando val=1. O flit de cabecalho da NoC1 tem data=0 por design (routing header). A assertion precisa ser corrigida para nao disparar em flits de cabecalho.
- [MEDIO] 1x assertion l15_tri_if:112: Timing de 1 ciclo no fill return. Investigar se e falso positivo (diferenca entre pipeline S2/S3 do L15) ou violacao real de protocolo.
- [BAIXO] cfg reporta 3x5 tiles mas o design e 2x1. O objeto uvmt_opc_cfg_c usa valores default. Adicionar plusargs +X_TILES=2 +Y_TILES=1 na chamada do xsim.
- [BAIXO] Coverage database vazia: o programa de 6 instrucoes nao e suficiente para exercitar os covergroups. Necessario programa mais extenso para metricas de coverage.

9.3 Metricas da simulacao

Metrica	Valor
Tempo simulado	2145 ns
Ciclos simulados	194 (contados pelo mon_cycle)
Tempo real de execucao	~5 segundos
Instrucoes commitadas H0	6 instrucoes (auipc, addi, addi, sw, sw, j)
Instrucoes commitadas H1	0 (Hart 1 sem commits -- investigar)
Cache misses	1 miss (instrucao em 0x80000000)
Cache hits	todos os fetches apos o fill (clhit=1)
Transacoes AXI4 leitura	2 (uma por tile)
Transacoes AXI4 escrita	0 (store stub ativo no xsim)
Assertions falhadas	4 (3x noc_if:89, 1x l15_tri_if:112)
Resultado final	PASS -- GOOD_TRAP atingido em ciclo 194