CABS: Elektronische Schaltkreise

Computer-Architekturen und Betriebssysteme
Teilbereich: Digitaltechnik

9. Februar 2026

Diese Folien basieren auf dem Skriptum [1]

Elektronische Schaltkreise

- Realisierung von Schaltungstypen als *Halbleiterbausteine*
- Ein Gatter bildet eine logische Operation auf der (mikro-)elektronischen Ebene ab
- **Schaltnetz:** Anordnung (Verbindung) mehrerer Gatter
- Ein Schaltnetz hat im Allgemeinen mehrere **Eingänge**: **Schaltvariable**
- Die Werte an den Ausgängen des Schaltkreises sind von den Schaltvariablen abhängig

Digitaltechnik

- Bei der Betrachtung von (mikro-)elektronischen Schaltkreisen können die physikalischen Eigenschaften (Spannungsschwankungen, Widerstände, Verzögerungszeiten, Einschwingvorgänge) vernachlässigt werden.
- $\Rightarrow$ **Digitaltechnik:**
  - digitale Signale sind *diskret*[1] in der Zeit und hinsichtlich ihres Wertebereiches.
  - Zeitdiskret: Takt(frequenz) [2]
  - Wertediskret: Boole'sche Werte 0 und L (= **Binäre Digitaltechnik**)

[1] im Gegensatz zu kontinuierlich

[2] Sequentielle Schaltalgebra: ab Mitte des Semesters

Digitaltechnik



- Die Hauptkomponenten der digitalen Schaltungstechnik sind:
  - Logikgatter: AND, OR, NAND, NOR, XOR, XNOR, ...
  - Kondensatoren als flüchtige Speicher
  - Darauf basierend: komplexere Bauelemente wie Zähler, Flip-Flops
  - Aus diesen Bestandteilen werden schließlich *Mikrocontroller* und *Prozessoren* gebaut
- Hohe Integrationsdichte im Vergleich zu analogen Schaltungen
  - Moderne Mikroprozessoren bestehen aus Milliarden an Transistoren
- Entwicklerwerkzeuge (Computer-aided engineering): VHDL, Verilog

Gatter

Bezeichnung	logische Funktion	Gatter (DIN/IEC)	Gatter (US/EN)	DIN (DE, 1976)
Inverter	$y = \neg a$			
OR-Gatter	$y = a \vee b$			
AND-Gatter	$y = a \wedge b$			
XOR-Gatter	$y = a \veebar b$			
XNOR-Gatter	$y = a \leftrightarrow b$			
NOR-Gatter	$y = a \downarrow b$			
NAND-Gatter	$y = a \uparrow b$			

Zusammenhang Aussagenlogik zu elektronischen Schaltkreisen

Aussagenlogik	**Elektronischer Schaltkreis**
Aussagenvariable	Leitung
Aussagenlogischer Ausdruck	Gatter, bzw. Schaltnetz
wahr (w)	Spannungszustand
falsch (f)	Spannungszustand
Wahrheitsverlauf	Schaltfunktion
Negation	Inverter
Konjunktion	AND-Gatter
Disjunktion	OR-Gatter
Antivalenz	XOR-Gatter
Äquivalenz	XNOR-Gatter
Peirce-Operator	NOR-Gatter
Sheffer-Operator	NAND-Gatter

Physikalische Implementierung von Logik-Gattern

- Man könnte alle Gatter durch Schalter (Relais) und Inverter aufbauen
- Abbildung rechts: NAND-Gatter in Relais-Logik
- In der Praxis jedoch Umsetzung mittels Halbleiterbausteinen



Beispiel: **Transistor:**



- Halbleiterbaustein mit Anschlüssen: Basis (B), Kollektor (C), Emitter (E)
- Kein Strom durch B: Strecke C–E gesperrt (∞ großer Widerstand)
- Strom durch B: C–E wird leitfähig

Physikalische Implementierung von Logik-Gattern

- Es existieren verschiedene Technologien zur Umsetzung von Logik-Bausteinen
- **TTL (Transistor-Transistor-Logik):**
  - Heute nur mehr geringe Bedeutung
  - Vorteil: unempfindlich gegenüber elektrostatischen Entladungen
  - Nachteil: hohe Leistungsaufnahme





Links: TTL NAND Baustein
Rechts: TTL NAND Schaltplan

- **CMOS (Complementary Metal Oxide Semiconductor):**
  - Heutzutage meistgenutzte Logikfamilie





Links: CMOS-Inverter, rechts: CMOS-NAND

Anwendungen

- Logik-Bausteine, integrierte Schaltkreise:
  - 74xx Familie: verschiedene Varianten, TTL, CMOS
- **Application-Specific Integrated Circuit (ASIC):**
  - auch Custom-Chips genannt
  - z.B. in PCs
- **Field Programmable Gate Array (FPGA):**
  - Konkrete Schaltungsstruktur kann frei "programmiert" werden (z.B. mit VHDL)
  - Kann beliebig oft neu programmiert werden

Beispiel: XOR-Gatter

- Schaltplan für ein XOR-Gatter mit AND, OR und Inverter in SOP Darstellung
- $p \veebar q = (p \wedge \neg q) \vee (\neg p \wedge q)$



Beispiel: XOR-Gatter

- Schaltplan für ein XOR-Gatter mit AND, OR und Inverter in POS Darstellung
- $p \veebar q = (p \vee q) \wedge (\neg p \vee \neg q)$



Beispiel: Schaltplan

Beispiel: Schaltplan für $\neg p \vee (\neg q \wedge \neg r)$



Schaltkurzzeichen

- Werden mehrere Eingänge $p_1, p_2, p_3, \ldots, p_n$ miteinander verknüpft, so kann man die Gatter zusammenfassen
- **Schaltkurzzeichen können nur bei assoziativen Operationen angewandt werden!**
- **Anmerkung:** NAND und NOR sind *nicht* assoziativ!



Schaltfunktion: $y = p_1 \wedge p_2 \wedge p_3 \wedge \ldots \wedge p_n$



Schaltfunktion: $y = p_1 \vee p_2 \vee p_3 \vee \ldots \vee p_n$

Beispiel: Schaltplan für $(\neg p \wedge r \wedge s) \vee \neg(\neg q \vee s)$

- Statt Invertern werden hier einfach Kreise vor die Eingänge der Gatter gesetzt
- Ebenso werden Schaltkurzzeichen verwendet
- Beides ist beim Abzählen der Gatter zu berücksichtigen (Inverter an Eingängen jedoch insgesamt nur einmal!)



Beispiel: Schaltplan für $(\neg p \wedge r \wedge s) \vee \neg(\neg q \vee s)$

- Bei der zusätzlichen Verwendung von NOR-Gattern ist folgende Umformung möglich: $(\neg p \wedge r \wedge s) \vee (\neg q \downarrow s)$



- Die Schaltung enthält zwei UND-, ein ODER- und ein NOR-Gatter, sowie zwei Inverter.

Inverter mit NAND/NOR

- Inverter können durch NAND, bzw. NOR-Gatter umgesetzt werden
- $$\neg a \equiv a \downarrow a \equiv a \uparrow a$$
- Umsetzung im Schaltplan indem eine Leitung verzweigt und an beide Eingänge eines NAND- bzw. NOR-Gatters geführt wird



Aufgabe 2.1

Gegeben sei die Funktion $y = (p \wedge q) \vee (\neg r \wedge \neg(p \wedge q))$.

1. Zeichnen Sie einen Schaltplan, der unmittelbar der gegebenen Funktion entspricht.
2. Zeichnen Sie einen Schaltplan mit möglichst wenigen Gattern (AND, OR, NOT) zur gegebenen Funktion.
3. Zeichnen Sie einen Schaltplan mit einer *minimalen* Anzahl an (beliebigen) Gattern
4. Zeichnen Sie einen weiteren Schaltplan, indem ausschließlich NAND-Gatter verwendet werden.

Aufgabe 2.2

Gegeben Sei das Ergebnis einer Schaltfunktion:

0101 0111

1. Ermitteln Sie eine Schaltung mit *minimaler* Anzahl an verwendeten Gattern.
2. Ermitteln Sie eine weitere Schaltung, die nur NAND-Gatter verwendet.
3. Ermitteln Sie eine weitere Schaltung, die nur NOR-Gatter verwendet.

Aufgabe 2.3

Gegeben Sei das Ergebnis einer Schaltfunktion:

0000 0101 0011 0011

1. Ermitteln Sie eine Schaltung mit *minimaler* Anzahl an verwendeten Gattern.
2. Ermitteln Sie eine weitere Schaltung, die nur NAND-Gatter verwendet.

Aufgabe 2.4

Gegeben Sei das Ergebnis einer Funktion:

1011 1001 0010 0001

1. Ermitteln Sie eine Schaltung mit minimaler Anzahl an verwendeten Gattern.
2. Ermitteln Sie eine weitere Schaltung, die nur NAND-Gatter verwendet.

De Morgan mit Gattern

Die De Morgan'schen Gesetze werden in der Gatter-Darstellung besonders anschaulich:

$$p \wedge q \quad \Rightarrow \quad \neg(\neg p \vee \neg q)$$



$$p \vee q \quad \Rightarrow \quad \neg(\neg p \wedge \neg q)$$



$$\neg p \wedge q \quad \Rightarrow \quad \neg(p \vee \neg q)$$



Wir betrachten die Schaltfunktion

$$(\neg p \wedge \neg q) \vee (p \wedge q) \vee r \vee s$$



Wir betrachten die Schaltfunktion

$$(\neg p \wedge \neg q) \vee (p \wedge q) \vee r \vee s$$



Das Oder-Gatter G3 wird durch ein NAND-Gatter mit zwei invertierten Eingängen ersetzt.

Wir betrachten die Schaltfunktion

$$(\neg p \wedge \neg q) \vee (p \wedge q) \vee r \vee s$$



Analog wird das Oder-Gatter G4 durch ein NAND-Gatter mit zwei invertierten Eingängen ersetzt.

Wir betrachten die Schaltfunktion

$$(\neg p \wedge \neg q) \vee (p \wedge q) \vee r \vee s$$



Analog wird mit G5 verfahren.

Wir betrachten die Schaltfunktion

$$(\neg p \wedge \neg q) \vee (p \wedge q) \vee r \vee s$$



Die beiden Ringe der invertierten Eingänge zu G4 werden nun an die Ausgänge von G1 und G2 verschoben.

Wir betrachten die Schaltfunktion

$$(\neg p \wedge \neg q) \vee (p \wedge q) \vee r \vee s$$



Somit sind alle vorkommenden Gatter NAND-Gatter. Insgesamt enthält die Schaltung 5 NAND-Gatter und 6 Inverter.

Wir betrachten die Schaltfunktion

$$(\neg p \wedge \neg q) \vee (p \wedge q) \vee r \vee s$$



Die Inverter können wiederum mit NAND-Gatter umgesetzt werden $\Rightarrow$ insgesamt 11 Gatter.

Aufgabe 2.4

Gegeben Sei das Ergebnis einer Funktion:

1011 1001 0010 0001

1. Ermitteln Sie eine Schaltung mit minimaler Anzahl an verwendeten Gattern.
2. Ermitteln Sie eine weitere Schaltung, die nur NAND-Gatter verwendet (ebenso mit einer minimalen Anzahl an Gattern).

Wir betrachten den Verlauf der Schaltfunktion 1011 1001 0010 0001



Wir erhalten die Formel: $p \wedge (r \leftrightarrow s) \vee \neg r \wedge (q \leftrightarrow s)$ oder noch besser

$$p \wedge (r \leftrightarrow s) \vee (r \downarrow (q \veebar s))$$

Formel: $p \wedge (r \leftrightarrow s) \vee (r \downarrow (q \veebar s))$



Die Schaltung benötigt insgesamt 5 Gatter.

In Hinblick auf die NAND-Umformung eliminieren wir aus dem vorigen Schaltplan nun die XOR- und XNOR Gatter, indem wir sie durch AND/OR/NEGATION ausdrücken.



$$p \wedge (r \wedge s \vee \neg r \wedge \neg s) \vee (r \downarrow (q \wedge \neg s \vee \neg q \wedge s))$$

Durch Umwandlung der "Oder-Typ" Gatter in "Und-Typ" Gatter erhalten wir eine reine NAND-Schaltung mit insgesamt **13 Gattern**



- Diese Lösung verwendete als Ausgangspunkt die 5-Gatter Lösung mit beliebigen Gatter-Typen.
- In diesem Beispiel führt jedoch ein anderer Ausgangspunkt zu einer geringfügig besseren Lösung (wie im Folgenden dargestellt).



Wir erhalten die Formel: $p \wedge (q \wedge \neg r \vee r \wedge s) \vee \neg r \wedge (q \leftrightarrow s)$

Schaltplan mit ausschließlich AND/OR/Inverter:



$$p \wedge (q \wedge \neg r \vee r \wedge s) \vee \neg r \wedge (q \leftrightarrow s)$$

Die reine NAND-Schaltung hat nun 9 NAND-Gatter und Inverter für q, r und s, also ingesamt **12 Gatter**!



References I

[1] Berger, Krieger, Mahr: "Grundlagen der elektronischen Datenverarbeitung", Skriptum

[2] Blieberger et al.: "Informatik", Springer, 3. Auflage, 1996