



RISC-V虚拟内存扩展的概念验证

李昕¹, 张梓悦¹, 胡博涵¹, 潘庆霖², 林泓宇²

1中科院计算所

2中科院软件所

2021年6月25日

RISC-V基金会发展伙伴

- 发展伙伴: 对RISC-V做出大量技术贡献的组织[1]
- · 主要贡献: 通过技术投入推进RISC-V指令集扩展的确立
 - RISC-V指令集扩展的确立需要经历很多工程验证
 - · 发展伙伴助力RISC-V基金会完成验证工作
 - 涵盖了硬件、操作系统、模拟器、编译器、形式化验证等



· 中科院计算所和中科院软件所是首批RISC-V基金会发展伙伴

The RISC-V Development Partners











虚拟内存

- 虚拟内存是现代计算机系统中的一个关键技术
 - 在软件上提供了统一的虚拟地址空间
 - 在硬件上实现虚拟地址到物理地址的转换
- •工作组提出多种虚拟内存相关的指令集扩展[1],分别处于不同状态

机制	对现有机制的调整	Svnapot	Svpbmt
内容	Sv57 推测更新PTE A位 新增PTE C位 地址翻译算法重构 放松PTW A/D位更新逻辑	自然对齐的二次幂地 址转换(如64KB大小 的页支持)	基于页的内存属性
状态	将合并进特权指令集1.12	将要稳定(stable)	仍在讨论中

RISC-V虚拟内存扩展的概念验证

- 计算所和软件所共同承担了RISC-V虚拟内存扩展的概念验证工作
 - 计算所: 硬件实现及概念验证
 - 软件所(PLCT实验室): 操作系统支持及概念验证

	Sv57	其他特性 (Zsa)	Svnapot
软件	Linux		Linux
硬件	NutShell[1]	rocket-chip[2]	NutShell

- 概念验证工作阶段性成果已经开源
 - 开源仓库地址: https://github.com/RV-VM



[1] NutShell: https://github.com/OSCPU/NutShell


[2] rocket-chip: https://github.com/chipsalliance/rocket-chip

Sv57: 一种新的分页方案

- RISC-V 的分页方案以 Sv N 的模式命名, N 表示以位为单位的虚拟 地址长度。现有的分页方案包括 Sv32、Sv39、Sv48
- Sv57分页方案: 提供更大的虚拟地址空间, 支持更大的数据规模

方案名称	虚拟地址宽度	虚拟地址空间	物理地址宽度	物理地址空间
Sv32	32	2 ³² Byte (4GB)	34	2 ³⁴ Byte (16GB)
Sv39	39	2 ³⁹ Byte (512GB)	56	2 ⁵⁶ Byte (64PB)
Sv48	48	2 ⁴⁸ Byte (256TB)	56	2 ⁵⁶ Byte (64PB)
Sv57	57	2 ⁵⁷ Byte (128PB)	56	2 ⁵⁶ Byte (64PB)

Sv57的实现中对PTW的修改



Page Table Walk

从根部遍历页表,进行虚拟地址到物 理地址的转换

- satp.ppn给出一级页表的基址, VPN[4]给出一级页号
- pte1.ppn给出二级页表的基址, VPN[3]给出二级页号
- •
- pte4.ppn给出五级页表的基址, VPN[0]给出五级页号
- pte5.ppn和page offset字段组成 了最终的物理地址


■ NutShell上实现Sv57

原先的NutShell


- 分页方案为Sv39
- 39位虚拟地址
- 32位物理地址
- PTW过程遍历一个三级页表

修改后的NutShell

- 分页方案为Sv57
- 57位虚拟地址
- 64位物理地址
- PTW过程遍历一个五级页表



虚拟地址的修改



物理地址的修改

■ NutShell上测试Sv57

・初始化

- 在NutShell的内存中放置一个(采用Sv57方案的)5级页表
- 设置satp寄存器的ppn字段
- 开启NutShell虚拟地址到物理地址的转换

・运行

- 在NutShell上运行C程序编译得到的二进制文件
- 与模拟器nemu[1]进行寄存器行为比对[2],从而验证实现的正确性

• 基本背景

- Linux内核主线尚未支持Sv48和Sv57
- Alex Ghiti发布了关于Sv48的patch[1], 目前尚未合并到主线中

• 概念验证

- 以Sv48的补丁为基础开展关于Sv57的概念验证工作
- 需要验证:实现可行性、功能正确性、运行效率等

目前进展


- 在nemu中实现了对Sv48的支持[2]
- 通过修改内核的编译配置,编译Sv48相关代码
- 在nemu上成功启动支持Sv48的内核
- 正在进行Sv57的实现,已完成部分功能

```
0.000000] initrd not found or empty - disabling initrd
          Normal empty
          Movable zone start for each node
0.000000] Early memory node ranges
          node 0: [mem 0x0000000080200000-0x0000000081ffffff]
0.000000] Initmem setup node 0 [mem 0x0000000080200000-0x0000000081ffffff]
          software IO TLB: Cannot allocate buffer
          Built 1 zonelists, mobility grouping on. Total pages: 7575
```

```
Hello, RISC-V World!
hanging
```

图 - 在nemu中运行Sv48内核


- 实现思路
 - 1. 将Sv39、Sv48、Sv57作为三个独立的机制来实现
 - 无需考虑向前兼容,实现复杂度较低
 - 无法根据硬件环境作运行时调整,通用性较差



2. 将Sv39、Sv48、Sv57作为一个整体来实现



- 支持向前兼容,实现复杂度较高
- 根据硬件环境在不同的页表机制间灵活调整,通用性好



页表结构

• 结构变化: Sv57比Sv48多使用了一级页表 —— P4D

• 实现思路: 自定义了RV64_VA_BITS_57等配置项,可以在编译内核时显式开启5级分页




图 - Linux中的5级页表结构


■ Linux上的页表折叠

页表折叠

• 为什么折叠:

编译内核时显式配置开启5级分页 -> 硬件不支持5级分页[1] -> 内核回退到3级或者4级分页

如何折叠:
 将P4D合并为PGD ->
 修改P4D对应的页表项、函数和常量->
 令PGD指向PUD,使用4级分页寻址



地址空间

- 以官方文档中Sv39的布局为 参照,给出了Sv57的虚拟地 址空间布局
- 用户空间和内核空间的范围 扩大,有效地址位数增加
- 内核的加载位置保持不变
- 各模块的相对顺序保持不变, 但是具体地址范围有所变化

Start addr	Off	set ======	End addr	Size	VM area description
0000000000000000	0		00fffffffffffff	64 PB	user-space virtual memory, different per mm
0100000000000000	+64	GB	fefffffffffffff	~16K PB	huge, almost 64 bits wide hole of non-canonical virtual memory addresses up to the -64 PB starting offset of kernel mappings.
					 Kernel-space virtual memory, shared between all processes
ffffffc000000000 ffffffcefee00000	 -256 -196	GB GB	 ffffffc7ffffffff ffffffcefeffffff	 32 GB 2 MB	 kasan fixmap
ffffffceff00000	-196	GB	ffffffceffffffff	16 MB	PCI io
ffffffcf00000000	-196	GB	ffffffcfffffffff	4 GB	vmemmap
ffffffd000000000 ffffffe000000000	-192 -128	GB GB	ffffffdfffffffff ffffffffffffffff	64 GB	vmalloc/ioremap space direct mapping of all physical memory
				1	
fffffffaaaaaaaa	4	GB	ffffffff7fffffff	 2 GB	 modules
ffffffff80000000	-2	GB	ffffffffffffffff	2 GB	kernel, BPF

图 - Linux中的开启5级分页后的虚拟内存布局

深入探讨

内容	设想
P4D页表项相关	将架构无关的部分(赋值、清零、有效性判断等) 同X86和ARM64中的相关代码提取出来 增加内聚性,减少耦合度
Fixmap中的FIX_P4D	RISC-V中fixmap的布局与ARM64有所不同,具体细节还有待探究
pgtable.h文件	该文件包含定义较多,可以参照ARM64将其拆分为以下3个文件 pgtable.h(页表相关) pgtable-64.h(RV64中页表相关) pgtable-prot.h(页表项权限相关)

地址翻译改进算法的实现

- 旧版标准中,进行地址翻译时的Page Table Walk (页表访问)步骤对于页表A (Accessed,访问)/ D (Dirty,写脏)位的管理,提供了两种方案:
 - 软件管理: 若初次访问页表叶节点, A/D位未设置, 报异常, 由软件处理
 - 硬件设置: 若初次访问页表叶节点, A/D位未设置, 则由硬件**原子地**设置
- 开源RISC-V处理器 (Rocket, BOOM, Nutshell等) 并未实现硬件管理的A/D位
- 在**Draft 1.12版本的**spec中,提出了地址翻译的改进算法,改进了硬件管理页表项A/D位的机制
 - 允许A位的**推测更新**
 - 放松了对于A位和D位更新的原子性需求
- 对于硬件实现而言, 更加友好
 - 允许A位的推测更新,对取指阶段的页表A位管理更加友好:取指一般都是推测的,其对页表的访问也是推测的,因此取指时确定地更新A位并不现实
 - 放松了对于A/D位更新的原子性要求,可以使用类似于LR/SC的形式实现: LR/SC是一对原子操作,可用于监听对某个地址的更改
- ・无需増加软件层面的支持



■地址翻译改进算法的实现


```
1. a = satp.ppn * PAGESIZE; i = LEVELS - 1
2. pte = LR(a+va.vpn[i]*PTESIZE)
        save the address of pte into the <u>LR register</u>
3. if (pte.v == 0 \mid | (pte.r == 0 \& pte.w == 1))
        Signal Page Fault
   else if (pte.r == 1 || pte.x == 1)
        It's a leaf PTE, goto step 4
   else i = i - 1
        if (i < 0)
                Signal Page Fault
        else
                 a = pte.ppn * PAGESIZE
4. Check the legality of the memory access
5. If (pte.a == 0 && isLoad ||
       pte.d == 0 && isStore && isLegal )
        new_pte = pte with a/d bits set
        Try( SC(new_pte, a+va.vpn[i]*PTESIZE) )
                if SC success
                         return new pte
                if SC fails
                         goto step 2
```

❶ 修改PTW状态机及关键逻辑

- 将"读"操作从Load变为LR Load Reserved将PTE地址注册到本核心的 保留站(LR Register)中,并监控所有核 心对其的修改
- · 返回的PTE置A/D位
- · 增加 "更新" 步骤,操作为SC Store conditional操作,若第2步中LR注册 的地址没有被写入过,则SC操作可以成功
- · 增加"重试"步骤 若发现在取回PTE和更新PTE之间,原始 PTE被修改(SC失败),则尝试重新获得新 的PTE

■地址翻译改进算法的实现

2 修改数据通路




• 添加PTW到LR/SC保留站之间的通路



地址翻译改进算法的实现

- 实现代价:只需添加从PTW到LR/SC保留站的数据通路
- 灵活性高: 使用软/硬件混合的方式来管理A/D位, 减小硬件实现成本
 - 对于Store操作而言:仅TLB Miss后进行Page Table Walk时,由硬件设置D位;当TLB Hit的时候,正常报Page Fault并由软件置位D




• 兼容性强: 无需软件额外修改

■ Svnapot扩展:支持自然对齐的二次幂地址翻译

- RISC-V 现有的分页机制仅支持 4KB 大小的基本页
- · Svnapot 允许**以兼容的方式支持**更多基本页大小
 - 目前的方案中,Svnapot 仅支持 64KB 的基本页
 - 未来可能会增加 128KB, 256KB 等情况
- 优势
 - 逻辑上扩充了TLB的大小
 - 降低了缺页率






64KB的


■ Svnapot扩展的实现

· ● 在原来的PTE基础上新增加C/N位

C位表示是否使用自定义的编码格式


N位表示是否开启Svnapot扩展





· ② 得到新的物理地址


一个开启Svnapot扩展的PTE(C=0,N=1)表示 64KB大小的基本页



Svnapot关于PTE作出的修改


Svnapot关于地址转换作出的修改

■ NutShell上实现Svnapot扩展



- NutShell的TLB为**全相连**结 构
- 使用3个不同的mask分别表示1GB,2MB,4KB的页面

■ NutShell上实现Svnapot扩展



新增一个mask用来表示64KB大小的页面

■ Linux Kernel支持Svnapot拓展

- (可能的)应用场景
 - · mmap映射的匿名内存 (已支持)
 - 内核中的文件缓存内容 (完善中)
 - •

- 需要进行的修改
 - 允许用户态应用程序通过mmap syscall启用Svnapot
 - VMA (Virtual Memory Address) 管理: 根据napot size进行对齐
 - page_cache使用napot size作为write out/read in基本单位

■ 匿名内存mmap

- · 借用已有的HUGETLB_* 定义
- Svnapot拓展同时对VMA 和物理页帧提出对齐要求
 - 起始地址对齐
 - 长度对齐
- 批量修改PTE需要加锁!
- Luckily,直接使用普通 4K页的锁机制
 - 目前实现也是仅对PT 所在的page加锁




图 - 支持Svnapot拓展的mmap匿名内存使用场景

内核API适配

- 页面分配 (compound page)
 - page_alloc_vma
- PTE批量设置
 - pte_set_at
- 可能导致某些基础API变慢
 - pte_pfn

图 – pte_pfn代码修改




图 - PTE各字段定义的变动

■ 文件缓存

- page_cache的napot size
 - · 打开文件时设置一个napot缓 存块大小
 - 这也是page_cache支持的最 大napot size (比如256K)
 - 对fd进行mmap时,可以选择
 不大于设定大小的napot选项 (16K or 64K or 128K)
- readahead算法适配
 - 原有的readahead算法需要对 napot进行适配(或完全**禁用** 原有算法)
 - 各文件系统提供的readahead 接口并不统一……




图 - 支持napot拓展的文件缓存场景

■ 文件缓存

- page_cache以napot size为
 单位进行read in/write out
- · 文件大小不是napot size的 整数倍?
 - ①不足部分换用4K页
 - ②page_cache中round up
- napot size设置较大时,I/O 操作(比4K页)可能出现更 明显**抖动**




图 – 使用Svnapot与未使用Svnapot

■总结

- Sv57
 - 硬件:修改地址宽度以及PTW遍历的页表级数,所需改动较小
 - · Kernel: 兼容已有的Sv48实现,实现方案清晰,工作量可控
- · 地址翻译的改进算法 (曾用名Zsa)
 - 硬件:只需改变Page Table Walker的状态机和数据通路,在保证兼容性的前提下,更高效地实现硬件对页表项A/D位的管理
 - Kernel: 无需软件额外支持
- Svnapot
 - 硬件: 只需为napot PTE增加新的mask, 实现非常便利
 - Kernel:需要改动的内容涉及Kernel的虚存、文件系统模块,所需改动较大





谢谢! 欢迎批评指正