# 暨南大学本科实验报告专用纸

课程名和	尔 数字逻	辑实验		_成绩评	定			
实验项目	目名称	Verilog 17	级建模		指导	-教师	梁倬	骞
实验项目	目编号_(	0806003802	_实验项目	类型 <u> 验</u>	证性	实验地	点 N120	5
学生姓名	名 阮炜	霖学号	202010	1603				_
学院	信息科学	技术 系 计	- 算机科学	专业_	网络二	工程		
实验时间	可 2021 年	- 10月11日	下午~10	月 11 E	1下午	温度	°C湿度	

#### (一) 实验目的和要求:


- 1. 学会用 Verilog HDL 进行门级建模
- 2. 初步学会使用 Verilog HDL 写仿真程序
- 3. 初步学会使用 Vivado 软件
- 4. 初步学会验证基本逻辑门的逻辑功能的方法
- 5. 初步学会使用 EGO-1 实验板

## (二)实验主要内容;


编写 Verilog 程序,实现用与非门(NAND)来实现异或(XOR)运算。

注意: 只能使用 NAND。


#### (三) 实验程序




#### (四) 仿真程序




#### (五) 仿真结果



### (六)系统网表 (RTL analysis-> schematic)



#### (七) 系统约束



#### (八) 实验结果

通过学习 Verilog HDL 和 Vivado 并进行实战,实现了用与非门 (NAND)来实现异或 (XOR) 运算,完成了实验目标。

# 暨南大学本科实验报告专用纸(附页)