
# 暨南大学本科实验报告专用纸

| 课程名 | 称_数写   | 产逻辑实验          | <b></b> |             | 成绩   | 评定          |     |              |     |
|-----|--------|----------------|---------|-------------|------|-------------|-----|--------------|-----|
| 实验项 | 目名称    | 七段             | 数码管     |             |      | <b>皆导教师</b> | 梁   | 倬骞           |     |
| 实验项 | 目编号    | 080600         | 3805_身  | :验项目        | 类型_  | 验证性         | 实验地 | 点 <u>N</u> ] | 126 |
| 学生姓 | 名_ 阮   | <b>炜霖</b>      | 学号      | 202010      | 1603 |             |     |              |     |
| 学院  | 信息和    | 斗学技术           | 系 计算    | <b>「机科学</b> | _专业  |             | L程  |              |     |
| 实验时 | 间 2021 | L年 <u>10</u> 月 | 25 日丁   | 5午~10       | 月 25 | 日下午         | 温度  | °C湿,         | 度   |


#### (一)实验目的和要求;

- ❖ 掌握用 Verilog HDL 进行数据流建模;
- ❖ 学会在 EG0-1 实验板上使用七段数码管;
- ❖ 学会用 Verilog HDL 实现用七段数码管实现 16 进制数;
- \*
- (二)实验主要内容;
- ❖ 编写 Verilog 程序,使得在七段数码管中显示 0~9, A~F 这 16 进制数。

### (三) 实验程序




#### (四) 仿真程序




### (五) 仿真结果




#### (六)系统网表 (RTL analysis-> schematic)





## (七) 系统约束





#### (八) 实验结果



































# 暨南大学本科实验报告专用纸(附页)