暨南大学本科实验报告专用纸


课程名称_数字逻辑	军实验	_成绩评定	
实验项目名称	多路选择器	指导教师	梁倬骞
实验项目编号 08	306003803 实验项目	类型_验证性_实验	处地点 N126
学生姓名 阮炜霖	学号2020103	1603	
学院信息科学	技术 系 计算机科学	专业 网络工程	
	10月18日下午~10	月18日下午温月	9 ○ C温度

(一) 实验目的和要求:


- ❖ 学会用 Verilog HDL 进行数据流建模;
- ❖ 掌握用 Verilog HDL 写仿真程序;
- ❖ 掌握使用 Vivado 软件;
- ❖ 学会使用 Verilog HDL 实现四选一的 2 位数据选择器;
- ❖ 掌握使用 EG0-1 实验板。

(二)实验主要内容;


❖ 用 Verilog HDL 语言基于数据流建模实现四选一的 2 位数据选择器。




(三) 实验程序




(四) 仿真程序




(五) 仿真结果



(六)系统网表 (RTL analysis-> schematic)



(七) 系统约束



(八) 实验结果



通过控制左边大开关和右边小开关实现对输入的4个变量(每个变量两位)的选择输出,成功完成了实验目标。

暨南大学本科实验报告专用纸(附页)