暨南大学本科实验报告专用纸

课程名程	称 <u>数字</u> 逻	足辑实验		_成绩评	定		_
实验项目	目名称	Verilog 17	级建模		指导教	师	梁倬骞
实验项目	目编号	0806003801	实验项目	类型 <u>验</u>	证性实	验地点_	N126
学生姓名	名 阮炜	霖学号	202010	1603			
学院	信息科学	₹ 対 対 大 系 计	算机科学	_专业	网络工程	Ž E	_
实验时间	可 2021 年	- 9月26日	下午~9月	26 日 7	午 温度	°C湿	度

(一)实验目的和要求;


- 1. 学会用 Verilog HDL 进行门级建模
- 2. 初步学会使用 Verilog HDL 写仿真程序
- 3. 初步学会使用 Vivado 软件
- 4. 初步学会验证基本逻辑门的逻辑功能的方法
- 5. 初步学会使用 EGO-1 实验板

(二)实验主要内容;


编写 Verilog 程序,实现三变量输入的与门、或门、与非门、或非门、异或门及同或门。

注意:所有门的输入都是相同的。


(三) 实验程序




(四) 仿真程序




(五) 仿真结果




(六)系统网表 (RTL analysis-> schematic)





(七) 系统约束



(八) 实验结果

通过学习 Verilog HDL 和 Vivado 并进行实战,实现了三变量的逻辑运算。完成了实验目标。

暨南大学本科实验报告专用纸(附页)