

# МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ Федеральное государственное бюджетное образовательное учреждение высшего образования

"МИРЭА - Российский технологический университет"

## РТУ МИРЭА

Институт информационных технологий (ИТ) Кафедра Вычислительной Техники (ВТ)

### ОТЧЕТ ПО ЛАБОРАТОНОЙ РАБОТЕ №1

#### по дисциплине

«Разработка программно-аппаратного обеспечения информационных и автоматизированных систем»

Выполнил студент группы ИКМО-0	Миронов Д.С.		
Принял старший преподаватель			Унгер А.Ю.
Лабораторная работа выполнена	« »	2023г.	
«Зачтено»	« »	_2023 г.	

- 1. Составить для 2-входового декодера с дополнительным входом разрешения таблицу истинности.
- 2. По таблице истинности составить карту Карно.
- 3. По карте Карно записать логическую формулу устройства на основе дизъюнктивной нормальной формы (ДНФ).
- 4. Зарисовать структурную схему устройства, состоящую из базовых логических вентилей (И, ИЛИ, НЕ).
- 5. Создать проект в интегрированной среде разработки *Xilinx ISE*. Выбрать в качестве целевого устройства ПЛИС начального уровня семейства *Spartan-3*.
- 6. Написать исходный код на языке VHDL, описывающий работу устройства.
- 7. Написать тестовый модуль (*Test Bench*) для проверки функционала устройства.
- 8. Проверить работу устройства визуально по диаграммам переходов, с помощью симулятора *ISim*.
- 9. На базе 2-входового декодера собрать *3-входовый декодер с дополнительным* входом разрешения. 9. На базе 3-входового декодера собрать *4-входовый* декодер с дополнительным входом разрешения.
- 10. Зарисовать структурную схему.
- 11. Описать схему на языке VHDL с тремя модулями: 2-входовой декодер (1) и 3входовый декодер (2) и 4-входовый декодер.
- 12. Проверить работу устройства визуально с помощью диаграмм переходов в симуляторе *ISim*.
- 13. Написать вывод о проделанной работе.

1. Составить для 2-входового декодера с дополнительным входом разрешения таблицу истинности.

S	a	b	Y1	Y2	Y3	Y4
0	0	0	0	0	0	0
1	0	0	1	0	0	0
0	0	1	0	0	0	0
1	0	1	0	1	0	0
0	1	0	0	0	0	0
1	1	0	0	0	1	0
0	1	1	0	0	0	0
1	1	1	0	0	0	1

- 2. По таблице истинности составить карту Карно.
- 3. По карте Карно записать логическую формулу устройства на основе дизьюнктивной нормальной формы (ДН $\Phi$ ).

$$y0 = \bar{a} * \bar{b}$$

$$y1 = \bar{a} * b$$

$$y2 = a * \bar{b}$$

$$y3 = a * b$$

4. Зарисовать структурную схему устройства, состоящую из базовых логических вентилей (И, ИЛИ, НЕ).




Рисунок 1 – Структурная схема

5. Создать проект в интегрированной среде разработки Xilinx ISE. Выбрать в качестве целевого устройства ПЛИС начального уровня семейства Spartan-3.




Рисунок 2 – Создан проект в интегрированной среде разработки Xilinx ISE

6. Написать исходный код на языке VHDL, описывающий работу устройства.

```
entity decoder_plus is
   6
   7
          Port (a: in STD_LOGIC;
                 b : in STD_LOGIC;
   8
                 s : in STD_LOGIC;
   9
                 y0 : out STD_LOGIC;
  10
                 y1 : out STD_LOGIC;
  11
                 y2 : out STD_LOGIC;
  12
                 y3 : out STD_LOGIC);
  13
      end decoder_plus;
  14
  15
      architecture Behavioral of decoder_plus is
  16
  17
      begin
  18
  19
  20 y0<= (not (not a and not b)) and s;
  21 y1<= (not (not a and b)) and s;
  22 y2<= (not (a and not b)) and s;
      y3<= (not (a and b)) and s;
  23
  24
  25
  26 end Behavioral;
  27
  28
main1.vhd 💥 📋 decoder plus.vhd 💥 📋 test_main1.vhd 💥 📋 test_decoder_plus.vhd 💥
```

Рисунок 3 – Написан исходный код на языке VHDL

7. Написать тестовый модуль (Test Bench) для проверки функционала устройства.

```
begin
   65
              -- hold reset state for 100 ns.
   66
   67
           wait for 100 ns;
   68
           a <='0';
   69
           b <='0';
   70
           s <='1';
   71
           wait for 100 ns;
   72
   73
           a <='0';
   74
           b <='1';
   75
           s <='1';
   76
           wait for 100 ns;
   77
   78
           a <='1';
   79
           b <='0';
   80
           s <='1';
   81
           wait for 100 ns;
   82
   83
           a <='1';
   84
           b <='1';
   85
           s <='1';
   86
           wait for 100 ns;
   87
   88
main1.vhd 💥 📋 decoder_plus.vhd 💥 📋 test_main1.vhd 💥 📋 test_decoder_plus.vhd 💥
```

Рисунок 4 – Написан тестовый модуль

```
89
   90
          a <='0';
   91
          b <='0';
   92
          s <='0';
   93
          wait for 100 ns;
   94
   95
   96
          a <='0';
          b <='1';
   97
          s <='0';
   98
          wait for 100 ns;
  99
 100
          a <='1';
 101
          b <='0';
 102
          s <='0';
 103
          wait for 100 ns;
 104
 105
 106
          a <='1';
          b <='1';
 107
          s <='0';
 108
          wait for 100 ns;
 109
 110
 111
 112
             -- insert stimulus here
112
           decoder_plus.vhd 💥
                               test main1.vhd 💥
                                                  test decoder plus.vhd
```

Рисунок 5 – Написан тестовый модуль

8. Проверить работу устройства визуально по диаграммам переходов, с помощью симулятора ISim.




Рисунок 6 — Проверена работа устройства визуально по диаграммам переходов

9. На базе 2-входового декодера собрать 3-входовый декодер с дополнительным входом разрешения. 9. На базе 3-входового декодера собрать 4-входовый декодер с дополнительным входом разрешения. Зарисовать структурную схему.




Рисунок 7 – Структурная схема 3-8

11. Описать схему на языке VHDL с тремя модулями: 2-входовой декодер (1) и 3-входовый декодер (2) и 4-входовый декодер.

Листинг описывающий схему декодера 3 на 8

```
entity decoder3 is
  Port (a3: in STD_LOGIC_VECTOR (2 downto 0);
      b3: out STD_LOGIC_VECTOR (7 downto 0);
      enable : in STD_LOGIC);
end decoder3;
architecture Behavioral of decoder3 is
component decoder2 is
  Port (en: in STD_LOGIC;
            : in STD_LOGIC_VECTOR (1 downto 0);
      a
          : out STD_LOGIC_VECTOR(3 downto 0));
      b
end component;
signal m0: STD_LOGIC;
signal m1: STD_LOGIC;
begin
      U1: decoder2 Port map(m1,a3(1 downto 0),b3(7 downto 4));
  U2: decoder2 Port map(m0,a3(1 downto 0),b3(3 downto 0));
  m0 \le NOT a3(2) AND enable;
  m1 \le a3(2) AND enable;
end Behavioral;
```

```
BEGIN
 uut: decoder3 PORT MAP (
      a3 \Rightarrow test\_seq(2 downto 0),
      b3 => b3,
      enable => test_seq(3)
     );
 -- Stimulus process
 stim_proc: process
 begin
   -- hold reset state for 100 ns.
      test_seq<="0000";
wait for 100ns;
test_seq<="0001";
wait for 100ns;
test_seq<="0010";
wait for 100ns;
test_seq<="0011";
wait for 100ns;
test_seq<="1000";
wait for 100ns;
test_seq<="1001";
wait for 100ns;
test_seq<="1010";
wait for 100ns;
test_seq<="1011";
wait for 100ns;
test_seq<="1100";
wait for 100ns;
test_seq<="1101";
```

#### Продолжение листинга теста декодера 3 на 8

```
wait for 100ns;
test_seq<="1110";
wait for 100ns;
test_seq<="1111";
wait;
    wait;
    end process;
END;</pre>
```

12. Проверить работу устройства визуально с помощью диаграмм переходов в симуляторе ISim.




Рисунок 10 — Проверена работу устройства визуально с помощью диаграмм переходов




Рисунок 11 – Структурная схема 4-16

Листинг описывающий схему декодера 4 на 16

U1: decoder3 Port map(m1,a4(2 downto 0),b4(15 downto 8));

U2: decoder3 Port map(m0,a4(2 downto 0),b4(7 downto 0));

m0 <= NOT a4(2) AND enable4;

m1 <= a4(2) AND enable4;
end Behavioral;




Рисунок — Проверить работу устройства визуально с помощью диаграмм переходов

Вывод: Разработали 4-входовый двоичный декодер с дополнительным входом разрешения, составили таблицу истинности, написали исходный код на языке VHDL, написали тестовый модуль. Проверили работу устройства визуально по диаграммам переходов, с помощью симулятора ISim. На базе 2-входового декодера собрали 3-входовый декодер с дополнительным входом разрешения. На базе 3-входового декодера собрали 4-входовый декодер с дополнительным входом разрешения. Зарисовали структурную схему. Описали схему на языке VHDL с тремя модулями: 2-входовой декодер (1) и 3-входовый декодер

(2) и 4-входовый декодер. Проверили работу устройства визуально с г диаграмм переходов в симуляторе ISim.					