<u>Conversor Binário</u> <u>Complemento 2 - Excesso-K</u>

1.0 - PROBLEMA:

Criar um circuito combinacional capaz de converter uma palavra de 5 bits em Complemento de 2 para Excesso-K, e que possua um MUX e um DEMUX para poder escolher a base binária da saída. Para números em Complemento de 2 para o qual não existem equivalentes em Excesso-K, deverá ser ativada uma saída de ERRO. O circuito combinacional deverá ser implementado em VHDL.

Componentes:

- Conversor;
- Mux 2x6;
- Demux 2x6;
- Saída erro;
- No VHDL, haverão diversos sinais para conectar os diversos elementos do circuito.

2.0 - CIRCUITO COMBINACIONAL:

2.1 - CONVERSOR (Complemento de 2 → Excesso-K)

1) Comportamento:

Entradas: Palavra de 6 bits, {c5, c4, c3, c2, c1, c0}, escrita em Complemento de 2. O bit mais significativo (c5) equivale ao fio de erro, e sempre entra como '0'.

Saídas: Palavra de 6 bits, {s5, s4, s3, s2, s1, s0}, convertida para Excesso-K. Caso a conversão for inválida, o bit mais significativo (s5) será 1.


2) Tabela-Verdade:

Caso	c5 erro	c4	c3	c2	c1	c0	VALOR	ERRO	s4	s3	s2	s1	s0	
1	0	0	0	0	0	0	0	0	0	1	1	1	1	
2	0	0	0	0	0	1	1	0	1	0	0	0	0	
3	0	0	0	0	1	0	2	0	1	0	0	0	1	
4	0	0	0	0	1	1	3	0	1	0	0	1	0	
5	0	0	0	1	0	0	4	0	1	0	0	1	1	
6	0	0	0	1	0	1	5	0	1	0	1	0	0	
7	0	0	0	1	1	0	6	0	1	0	1	0	1	
8	0	0	0	1	1	1	7	0	1	0	1	1	0	
9	0	0	1	0	0	0	8	0	1	0	1	1	1	
10	0	0	1	0	0	1	9	0	1	1	0	0	0	
11	0	0	1	0	1	0	10	0	1	1	0	0	1	
12	0	0	1	0	1	1	11	0	1	1	0	1	0	
13	0	0	1	1	0	0	12	0	1	1	0	1	1	
14	0	0	1	1	0	1	13	0	1	1	1	0	0	
15	0	0	1	1	1	0	14	0	1	1	1	0	1	
16	0	0	1	1	1	1	15	0	1	1	1	1	0	


Caso	c5 erro	c4	c3	c2	c1	c0	VALOR	ERRO	s4	s3	s2	s1	s0	
17	0	1	ı	0 (0	0	ERRO-16	1	х	X	х	х	x	
18	0	1	I	0 (0	1	-15	0	0	0	0	0	0	
19	0	1	I	0 (1	0	-14	0	0	0	0	0	1	
20	0	1	I	0 (1	1	-13	0	0	0	0	1	0	
21	0	1	I	0 1	0	0	-12	0	0	0	0	1	1	
22	0	1	I	0 1	0	1	-11	0	0	0	1	0	0	
23	0	1	I	0 1	1	0	-10	0	0	0	1	0	1	
24	0	1	I	0 1	1	1	-9	0	0	0	1	1	0	
25	0	1	I	1 (0	0	-8	0	0	0	1	1	1	
26	0	1	I	1 (0	1	-7	0	0	1	0	0	0	
27	0	1	I	1 (1	0	-6	0	0	1	0	0	1	
28	0	1	I	1 (1	1	-5	0	0	1	0	1	0	
29	0	1	I	1 1	0	0	-4	0	0	1	0	1	1	
30	0	1	I	1 1	0	1	-3	0	0	1	1	0	0	
31	0	1	I	1 1	1	0	-2	0	0	1	1	0	1	
32	0	1	I	1 1	1	1	-1	0	0	1	1	1	0	

Diagramas de Veitch Karnaugh + Circuitos Lógicos:

<u>s4:</u>




$$s4 <= (\sim c4 * c0) + (\sim c4 * c1) + (\sim c4 * c2) + (\sim c4 * c3) + (c4 * \sim c3 * \sim c2 * \sim c1 * \sim c0)$$
 ou
$$s4 <= (\sim c4 * (c0 + c1 + c2 + c3)) + (c4 * \sim c3 * \sim c2 * \sim c1 * \sim c0)$$



<u>s3:</u>


s3						 I					
~A						A					
	~D		D				~D		D		
~B					1 ~~	~B					l ~c
-ъ	1	0	0	0	~c	-ъ	x	0	0	0	
	0	0	0	0	С		0	0	0	0	С
В	1	1	1	1		В	1	1	1	1	
	0	1	1	1	~c		0	1	1	1	~c
	~E	Е		~E			~E	Е		~E	



<u>s2:</u>

ou

s2 ~A						А					
	~D		D				~D		D		
~B	1	0	0	0	~c	~B	x	0	0	0	~c
	0	1	1	1	С		0	1	1	1	С
В	0	1	1	1		В	0	1	1	1	
	1	0	0	0	~c		1	0	0	0	~c
	~E	E		~E			~E	E		~E	




<u>s1:</u>

s	_						1					
	~A						Α					
		~D		D				~D		D		
						1						1
	~B	1	0	1	0	~C	~B	×	0	1	0	~C
		1	0	1	0	С		1	0	1	0	С
	В	1	0	1	0		В	1	0	1	0	
		1	0	1	0	~c		1	0	1	0	~c
		~E	E		~E			~E	E		~E	


ou

s1 <= c1 XNOR c0




<u>s0:</u>

5	:0											
	~A						A					
		~D		D				~D		D		
						,						
	~B	1	0	0	1	~c	~B	x	0	0	1	~C
		1	0	0	1	С		1	0	0	1	С
	В	1	0	0	1		В	1	0	0	1	
		1	0	0	1	~c		1	0	0	1	~c
		~E	E		~E			~E	E		~E	




s5 (ERRO):

Para definir o circuito da saída erro, não foi necessária a criação de um DVK, pois ela só é ativada em um único caso específico. Sendo assim, juntou-se c4 com as negadas de c3, c2, c1, e c0 sob uma porta and:




2.2 - Método Alternativo: Conversão Por Soma (Complemento de 2 → Excesso-K):

Ao se observar a tabela verdade, percebe-se que o vetor de saída é igual à soma do vetor de entrada com "0 1 1 1 1". Sendo assim, um método alternativo de conversão se dá pela soma do vetor de entrada com uma constante 0 1 1 1 1. Para tal, utilizam-se 5 blocos full adder:



(Na imagem acima, vemos o circuito interno de um bloco full adder [fADDER])

A saída erro é ativada quando o resultado da soma é '1 1 1 1 1'. Ela é representada pelo único bloco 'and' na imagem, que ativa a lâmpada isolada à direita:



2.3 - Multiplexador (MUX 2x6):

Descrição:

Entradas:

Vetor 'C2' (6 fios);

Vetor 'EK' (6 fios);

Limite do $log_2 = 2 \rightarrow 1$ fio seletor;

Saída:

Vetor 'Z' de 6 fios, idêntico ao escolhido pelo seletor;

Funcionamento:

'Z' <= 'C2' quando seletor = '0';

'Z' <= 'EK' quando seletor = '1';


Tabela Verdade Compacta:

T.V.C.	Select0	Z
Sit 0	0	Vetor C2
Sit 2	1	Vetor EK


Expressão booleana:

(~Select0 * Vetor 'C2') + (Select0 * Vetor 'EK')

Circuito:



Sendo assim, ao combinarmos 6 desses circuitos, teremos um MUX 2x6:



2.4 - Demultiplexador (DEMUX 2x6):

Descrição:

Entradas:

Vetor 'Z' de 6 fios; Limite do $log_2 = 2 \rightarrow 1$ fio seletor;

Saída:

Vetor 'C2' (6 fios);

Vetor 'EK' (6 fios);

Limite do $log_2 = 2 \rightarrow 1$ fio seletor;

Funcionamento:

'C2' <= 'Z' quando seletor = '0';


'EK' <= 'Z' quando seletor = '1';

Tabela Verdade Simplificada:


T.V.C.	Select0	Z
Sit 0	0	Vetor C2 <= Z
Sit 2	1	Vetor EK <= Z

Expressão booleana:

Circuito:



Juntando 6 desses, teremos um DEMUX 2x6:



3.0 - VHDL:

O código em VHDL foi feito pelo sistema operacional Windows 10, escrito utilizando o software Visual Studio Code, com as extensões "TerosHDL" e "VHDL", e usando a biblioteca "*ieee*". Os códigos em foram convertidos num arquivo .ghw com os mesmos comandos que se usariam no terminal do Linux.

Mux2x6 e Demux2x6:

O multiplexador foi feito de acordo com o apresentado nas aulas práticas sobre, com a exceção de que as entradas foram substituídas por variáveis do tipo 'std_logic_vector(5 downto 0)', pertencentes à biblioteca "ieee". A seguir, uma print do código do multiplexador:


O multiplexador foi feito de maneira um pouco diferente. A entrada dele possui 6 bits, ao passo que a sua saída possui apenas 5. Isso se deve ao fato de que o bit c5 (bit mais significativo) é removido do vetor para entrar na saída erro, que está embutida no código do demux. Além disso, a saída do demux que não for selecionada vai receber um valor fixo de "00000", em vez de não receber sinal algum. Isso foi feito por que assim fica mais bonito no GTKwave.

Conversor:

O conversor foi feito aplicando-se as expressões booleanas criadas anteriormente.

Testbench:

Por fim, o *testbench* foi feito utilizando 8 sinais. Os nomes dos sinais e seus fios físicos equivalentes estão representados na figura abaixo:



Os sinais feitos e o portmap dos componentes estão representado abaixo:

```
signal sentrada: std_logic_vector (5 downto 0);
signal sC2_v : std_logic_vector (5 downto 0);
signal sEK_v : std_logic_vector (5 downto 0);
signal sC2_v2 : std_logic_vector (4 downto 0);
signal sEK_v2 : std_logic_vector (4 downto 0);
signal sMUX_v : std_logic_vector (5 downto 0);
signal sERRO : std_logic_vector (5 downto 0);
signal serRO : std_logic;
signal serRO : std_logic;

u_conversor : conversorf port map (sentrada, sC2_v, sEK_v);
u_mux2x6 : muxf2x6 port map (sC2_v, sEK_v, ssel, sMUX_v);
u_demux2x6 : demuxf2x6 port map (sC2_v2, sEK_v2, sMUX_v, ssel, sERRO);
```

Por fim, o testbench é finalizado com um processo que define diversos valores randômicos para a entrada e para o fio seletor. Estes servem para testar o circuito no GTKwave.

3.0 - GTKwave:

Quando o *testbench* é executado no GTKwave, o diagrama de ondas resultante é o seguinte:

Signals	Waves																
Time)		100	ns			200	ns				300	ns				400 n
sentrada[5:0] =010000	000000	000001	000010	00010	0	001001		010000		010101		011111		010111		001111	
sc2_v[5:0] =010000	000000	000001	000010	00010	0	001001		010000		010101		011111		010111		001111	
sek_v2[4:0] =11111	00000 01111	00000 10000	00000 1	.0001 00000	10011	00000	11000	00000 1	1111	00000	00100	00000	01110	00000	00110	00000	11110
ssel =1																	
smux_v[5:0] =111111	0000+ 0011+	0000+ 0100+	0000+ 0	100+ 0001+	0100+	0010+	0110+	0100+ 1	111+	0101+	0001+	0111+	0011+	0101+	0001+	0011+	0111+
ssel=1																	
sc2_v2[4:0] =00000	00000	00001 00000	00010 0	0000 00100	00000	01001	00000	10000 0	000	10101	00000	11111	00000	10111	00000	01111	00000
sek_v[5:0] =111111	001111	010000	010001	01001	1	011000		111111		000100		001110		000110		011110	
serro=1																	

Após a análise dos resultados, percebe-se que o conversor funciona conforme o esperado, e que a saída de erro recebe um valor de '1' apenas quando o sinal de entrada equivale a "100000".