
Zpráva k projektu INC

Radim Pokorný Login: xpokorr00

26. dubna 2025

1 Návrh obvodu




1.1 Popis součástek

- FSM Automat pro příjem dat.
- COUNT1 Čítač hodinového signálu s max. délkou 5 bitů
- COUNT2 Čítač dat (bitů) s max. délkou 4 bitů
- DEMULTIPLEXOR Spojení dát do jednoho výstupu

1.2 Popis činnosti

Do automatu FSM se zasílají 3 signály CLOCK, RESET a DATA_INPUT. První výstup s kterým se pracuje, je COUNT_EN, který povoluje čítači COUNT1 počítat. Jakmile se dostane do 16. cyklu, tak nabije logickou "1"pomocí funkce CMP s dvěma vstupy DEC(15) a COUNT_OUT. Výsledek se dostane do logické funkce AND a obvod zajimá, jestli je aktivní 2. výstup FSM DATA_EN. Jestliže ano, do funkce AND přichází 2 logické "1", tak logický výstup AND je "1". Tím pádem se aktivuje vstup v DATA_EN v součástce COUNT2, která zasílá signál hodnoty data do multiplexoru a společně s COUNT1 zasílá své výstupy zpět do FSM automatu, aby mohl dál správně fungovat. Jako druhý vstup multiplexoru je DIN, který je propojen s vstupem automatu. Ve finální fázi se v multiplexoru shromáždí data a vytvoří se 1 výstup DOUT o délce 8 bitů.

2 Diagram automatu



2.1 Stavy automatu

Automat je navržen jako konečný stavový automat (FSM) pro příjem dat přes UART. Pracuje v pěti stavech:

- NOT_ENABLED Automat je neaktivní, čeká na start bit.
- FIRST_WAIT_BIT Čekání na ustálení start bitu.
- RECEIVE_DATA Přijímání 8bitových dat.
- STOP_WAIT_BIT Čekání na stop bit.
- DATA_VLD Data byla přijata a ověřena.

Přechody mezi stavy jsou řízeny vstupními signály Data Input (DIN), Clock Count (CNT) a Bit Count (CNT2).

2.2 Výstupy automatu (Moorův typ)

Automat je typu **Moore**, protože výstupy závisí pouze na aktuálním stavu (a ne na vstupech). Výstupní signály:

- COUNT_EN Aktivní ve stavech FIRST_WAIT_BIT, RECEIVE_DATA a STOP_WAIT_BIT.
- DATA_EN Aktivní pouze ve stavu RECEIVE_DATA.
- DATA_VALID Aktivní pouze ve stavu DATA_VLD.

2.3 Popis automatu

Tento automat pracuje s 5 stavy, kde začíná na NOT_ENABLED, zde čeká na logickou nulu, poté dojde do stavu, kde čeká na FIRST_BIT, v tomto stavu díky čítači COUNT setrvá 23 cyklů a poté přejde do stavu RECEIVE_DATA, kde dojde k přečtení 8 bitů. Poté čeká na STOP_BIT, jakmile dostane logickou 1 a zároveň čítač je v 15 cyklu, tak se přejde na poslední stav DATA_VLD, kde proběhne podle názvu validace dat a přechází se následně zpět do výchozího stavu NOT_ENABLED.

3 Ukázka simulace

