Міністерство освіти і науки України Національний університет «Львівська політехніка»

Кафедра ЕОМ



Звіт

до лабораторної роботи № 4

з дисципліни «Комп'ютерні системи» на тему: «Аналіз програмної моделі процесу роботи арифметичного

конвеєра, ч.2.»

Варіант №1

Виконав:

ст.гр. КІ-38

Александрова Р.-Є.О.

Прийняв:

Старший викладач

Козак Н. Б.

Мета: Навчитись здійснювати аналіз програмних моделей комп'ютерних систем, виконаних на мові System C.

Завдання:

- 1. Проаналізувати склад програмної моделі арифметичного конвеєра, (програма PIPE), яка виконана на мові System C.
- 2. Здійснити модернізацію функцій або параметрів арифметичного конвеєра (див. лабораторну роботу № 3), шляхом під'єднання розроблених модулів S1 та S2 (див. лабораторну роботу № 2). Порядок та тип з'єднання мають бути обгрунтовані, можливо розробка буферних або додаткових модулів з метою надавання нових властивостей тестувальній моделі.
- 3. Накреслити кінцеву структурну схему отриманої програмної моделі.
- 4. Навести стисло код та внесені нові зміни.
- 5. Навести результати тестування та використання програмної моделі.
- 4. Оформити звіт.

Варіант до лабораторної роботи №2:

Х = 1. № варіанту за списком в журналі.

Y = 65 + 82 = 147. Сума ASCII code першої літери прізвища(A) + першої літери імені(R).

Реалізувати модулі S1 та S2, разом з логікою їх функціонування згідно варіанту, провести послідовне з'єднання S1 та S2 ініціалізувати необхідні порти на S1. На вхід S2 подати вихідні порти модуля S1. До кожного модуля заводиться зовнішній вхідний для всіх сигнал синхронізації СLК. Результати подати на модуль Display для відображення.

2 вихідних порта о1, о2

o1 =
$$X - Y$$
;
o2 = $(X + Y / 2.0) && (X >> 2)$;

Обчислити r1 = a * b, r2 = b - a;

Хід роботи:

У даній програмі визначено 5 блоків арифметичного конвеєра. Перший блок Numgen має один вхід для синхроімпульсу(clk) та два виходи(out1, out2). Даний блок генерує значення вхідних даних.

Другим блоком є блок обчислення (stage1). У нього наявні три вхідні(in1, in2, clk) та два вихідні(sum, diff) порти. На вхідні порти поступають синхроімпульс(вхід clk) та два вхідні сигнали, з якими будуть виконуватися обчислення. У результаті роботи даного блоку на виході sum буде подана сума поданих на входи in1 та in2 значень, на виході diff — різниця поданих на входи in1 та in2 значень.

Третій блок(stage2) має таку ж кількість входів та виходів, як і другий(три вхідні порти: clk, sum, diff та два вихідні порти: prod, quot). На вхід clk подається синхроімпульс, на входи sum, diff — вхідні значення. У результаті роботи даного блоку обчислення на виході prod буде результат множення вхідних значень, на виході quot — результат ділення вхідних значень. У четвертому блоці описано три вхідні порти(clk, prod, qout) та один вихідний(powr). На вхід clk надходить синхроімпульс, на входи prod, qout — вхідні значення, над якими будуть проводитись обчислення. На вихід powr, у результаті роботи даного блоку обчислення, буде подано результат піднесення значення на вході prod до степеня, який дорівнює значенню на вході qout. У випадку, якщо на обох входах буде значення менше нуля, на вихід буде подаватись значення 0.

П'ятим блоком ϵ блок Display, який ма ϵ два входи: вхід синхроімпульсу clk та вхід іп. Даний блок викону ϵ виведення результату обчислень на екран. Згідно із описом усіх блоків, можна зробити висновок, що усі блоки ϵ синхронізованими.

У головній функції (sc_main) описано з'єднання усіх блоків. Для їх з'єднання створено 8 сигналів(in1,in2, sum, diff, prod, quot, powr, clk). Блок Numgen під'єднаний до блоку stage1 сингалами in1, in2, блок stage1 з'єднаний з блоком stage2 сигналами sum, diff, до відповідних входів та виходів. Блок stage2 з'єднаний з блоком stage3 сигналами prod, quot. Блок stage3 з'єднаний з блоком display сигналом powr. Усі блоки з'єднані одним сигналом clk.




Рис.1. Структурна схема тестового арифметичного конвеєра до внесення змін У ході даної лабораторної роботи було додано елементи S1 та S2.






Рис.2. Структурна схема додаткових модулів



Puc. 3. Структурна схема конвеєра із додатковими модулям S1, S2 Результат роботи програми:

```
| Second visual biland Control Control
| Second visual biland Control Control
| Second visual biland visual bilan
```



Опис модулів за допомогою systemc:

ModuleS1.h

```
//Counstructor
     SC CTOR(S1module) {
           SC METHOD(processOutput); //Declare addsub as SC METHOD and
           sensitive_pos << clk; //make it sensitive to positive clock edge</pre>
     }
public:
};
#endif
ModuleS1.cpp
#include"systemc.h"
#include "moduleS1.h"
void S1module::processOutput()
{
     double a;
     double b;
     a = x.read();
     b = y.read();
     io1.write(a-b);
     io2.write((double)((int)(a + b / 2) & (((int)a >> 2))));
ModuleS2.h
#include"systemc.h"
#ifndef MODULES2 H
#define MODULES2_H
struct S2module: sc module
{
     sc_in<double> a;
     sc in<double> b;
     sc_out<double> r1;
     sc out<double> r2;
     sc in<bool> clk;
     void mulsub();
     //Constructor
```

```
SC CTOR(S2module)
      {
            SC METHOD (mulsub);
            sensitive pos << clk;
      }
};
#endif // !MODULES2
ModuleS2.cpp
#include "moduleS2.h"
void S2module::mulsub()
      double aSig;
      double bSig;
      aSig = a.read();
      bSig = b.read();
      r1.write(a*b);
      r2.write(b - a);
Main.cpp
#include "systemc.h"
#include "stage1.h"
#include "stage2.h"
#include "stage3.h"
#include "display.h"
#include"moduleS1.h"
#include"moduleS2.h"
#include "numgen.h"
#define NS * 1e-5
int sc main(int ac, char* av[])
{
      //Signals
      sc_signal<double> x;
      sc signal<double> y;
      sc_signal<double> io1;
      sc signal<double> io2;
      sc signal<double> r1;
      sc signal<double> r2;
      sc_signal<double> sum;
      sc signal<double> diff;
      sc_signal<double> prod;
      sc signal<double> quot;
      sc signal<double> powr;
```

```
sc signal<bool> clk;
//Clock
//<TRACE>
//</TRACE>
numgen N("numgen");
                                 //instance of `numgen' module
                            //Positional port binding
N(x, y, clk);
S1module S1("stage1");
S1.x(x);
S1.y(y);
S1.io1(io1);
S1.io2(io2);
S1.clk(clk);
S2module S2("stage2");
S2.a(io1);
S2.b(io2);
S2.r1(r1);
S2.r2(r2);
S2.clk(clk);
stage1 S3("stage3");
                                //instance of `stage1' module
//Named port binding
S3.in1(r1);
S3.in2(r2);
S3.sum(sum);
S3.diff(diff);
S3.clk(clk);
sc trace file* wf = sc create vcd trace file("signals");
wf->set time unit(1, SC NS);
sc trace(wf, clk, "CLK");
sc trace(wf, x, "x");
sc trace(wf, y, "y");
sc trace(wf, io1, "In1");
sc trace(wf, io2, "In2");
sc trace(wf, r1, "In1");
sc trace(wf, r2, "In2");
sc_trace(wf, sum, "Sum");
sc trace(wf, diff, "Diff");
sc_trace(wf, prod, "Prod");
sc trace(wf, quot, "Quot");
sc trace(wf, powr, "Pow");
stage2 S4("stage4");
                                //instance of `stage2' module
S4(sum, diff, prod, quot, clk); //Positional port binding
```

```
stage3 S5("stage5");
                                      //instance of `stage3' module
                                   //Positional port binding
     S5(prod, quot, powr, clk);
     display D("display");
                                     //instance of `display' module
     D(powr, clk);
                                      //Positional port binding
     //<TRACE>
     //</TRACE>
     //<TRACE>
     sc start(0, SC NS);
     for (int i = 0; i < 50; i++)
           clk.write(0);
           sc start(10, SC NS);
           clk.write(1);
           sc_start(10, SC_NS);
     sc_close_vcd_trace_file(wf);
     //</TRACE>
     return 0;
Numgen.h, numgen.cpp:
#include "systemc.h"
#ifndef NUMGEN H
#define NUMGEN H
struct numgen : sc_module {
     sc out<double> out1;
                              //output 1
     sc out<double> out2;
                             //output 2
     sc in<bool> clk; //clock
     // method to write values to the output ports
     void generate();
     //Constructor
     SC CTOR(numgen) {
           SC_METHOD(generate); //Declare generate as SC_METHOD and
           sensitive pos << clk; //make it sensitive to positive clock edge
      }
};
#endif
#include "systemc.h"
#include "numgen.h"
```

```
// definition of the `generate' method
void numgen::generate()
     static double a = 134.56;
     static double b = 98.24;
     a = 1.5;
     b = 2.8;
     out1.write(a);
     out2.write(b);
} // end of `generate' method
Stage1.h, stag1.cpp:
#ifndef STAGE1 H
#define STAGE1_H
struct stage1 : sc module {
      sc in<double> in1; //input 1
      sc in<double> in2; //input 2
      sc out<double> sum; //output 1
      sc_out<double> diff; //output 2
      sc in<bool> clk; //clock
     void addsub();
                          //method implementing functionality
     //Counstructor
     SC CTOR(stage1) {
           SC METHOD(addsub); //Declare addsub as SC METHOD and
           sensitive pos << clk; //make it sensitive to positive clock edge
      }
public:
};
#endif
#include "systemc.h"
#include "stage1.h"
//Definition of addsub method
void stage1::addsub()
{
```

```
double a;
     double b;
     a = in1.read();
     b = in2.read();
     sum.write(a + b);
     diff.write(a - b);
} // end of addsub method
Stage2.h, stage2.cpp
#include "systemc.h"
#ifndef STAGE2 H
#define STAGE2 H
struct stage2 : sc_module {
     sc in<double> sum;
                              //input port 1
     sc_in<double> diff;
                              //input port 2
                              //output portik 1
     sc out<double> prod;
     sc out<double> quot;
                              //output portik 2
     sc in<bool> clk;
                              //clock
     void multdiv();
                              //method providing functionality
     //Constructor
     SC CTOR(stage2) {
           SC_METHOD(multdiv); //Declare multdiv as SC_METHOD and
           sensitive pos << clk; //make it sensitive to positive clock edge.
      }
};
#endif
#include "systemc.h"
#include "stage2.h"
//definition of multdiv method
void stage2::multdiv()
     double a;
     double b;
     a = sum.read();
     b = diff.read();
     if (b == 0)
           b = 5.0;
     prod.write(a * b);
     quot.write(a / b);
```

```
} // end of multdiv
```

Stage3.h, stage3.cpp

```
#include "systemc.h"
#ifndef STAGE3 H
#define STAGE3_H
struct stage3 : sc module {
     sc_in<double> prod; //input port 1
     sc in<double> quot;
                             //input port 2
     sc_out<double> powr;
                              //output port 1
     sc in<bool> clk;
                              //clock
     void power();
                              //method implementing functionality
     //Constructor
     SC CTOR(stage3) {
           SC_METHOD(power); //declare power as SC_METHOD and
           sensitive pos << clk; //make it sensitive to positive clock edge
      }
};
#endif
#include "systemc.h"
#include "stage3.h"
void stage3::power()
     double a;
     double b;
     double c;
     a = prod.read();
     b = quot.read();
     c = (a > 0 \&\& b > 0) ? pow(a, b) : 0.;
     powr.write(c);
} // end of power method
```

Display.h, display.cpp

```
#include "systemc.h"
#ifndef DISPLAY_H
#define DISPLAY H
```

```
struct display : sc module {
                          // input port 1
     sc in<double> in;
     sc in<bool> clk;
                            // clock
     void print result();
                                   // method to display input port values
     //Constructor
     SC CTOR(display) {
           SC METHOD(print result); // declare print as SC METHOD and
           sensitive pos << clk; // make it sensitive to positive clock edge
      }
public:
};
#endif
#include "systemc.h"
#include "display.h"
#include <stdio.h>
//Definition of print result method
void display::print result()
{
     printf("Result = %f\n", in.read());
} // end of print method
```

Висновок: під час виконання даної лабораторної роботи було здійснено аналіз програмних моделей комп'ютерних систем, виконаних на мові System C.