


PHYSIQUE DES PORTES LOGIQUE

Évaluation formative – Solutionnaire


S4 GI APP2

Département de génie électrique et de génie informatique

Faculté de génie Université de Sherbrooke









3. Inverseur

$$V^{2} = \frac{k_{p}(V_{L})_{p}}{k_{n}(W_{k})_{n}} = \frac{60 - 4.8}{120 \cdot 24/8} = \boxed{1}$$

on encore 
$$\frac{k_p'}{k_n'} = \frac{(W_L)_n}{(W_L)_p}$$

Linverseur est bient équilibré.

3. (suite)
c) Le couront dans l'inverseur

à 
$$v_0 = v_{DD} - 50mV = v_{OM}$$
?

Dons sent les transistors?

NMOS -> cut off

PMOS:

 $v_{SS} = v_{DD} = 3.5V$ 
 $v_{SS} = v_{DD} = 50mV$ 
 $v_{SS} = v_{DD} =$ 

tpHL = 
$$\alpha_n C$$
 on  $\alpha_n = 1.68$ 



4.6(suite) La capacité de l'inverseur est donné en fonction de ses dimensions Wn, Ln, Wp, Lp.

Cinv = 49.4 FF ste: attention any unités...

tpHL = 1.68 · 99.4 fF = /132.5 ps

Clé de ce type de problèmes:

-> bien identifier toutes les
contribution à la capacité
de la charge de l'inverseur.

	5	. Porte logique
		On remarque que (W) n'est pas donné. Calculons le pour un inverseur éguilibré:
		$ \frac{d}{dx} = \frac{d}{dx} = \frac{150 \mu d^{2}}{150 \mu d^{2}} = \frac{3\mu n}{150 \mu d^{2}} $ $ \frac{d}{dx} = \frac{150 \mu d^{2}}{150 \mu d^{2}} = \frac{3\mu n}{150 \mu d^{2}} $ $ \frac{d}{dx} = \frac{3\mu n}{150 \mu d^{2}} $ $\frac{d}{dx} = $
		On doit en suite identifiet le pire cas (le plus résistif dans le PUN et PDN)
		Pour le PDN: Le chemin le plus résistif est donné par QNA + QNE + QND gui sont en série. On a done:
* 10/1 NOT	a la fin	on a done:  In a done:  (W) NA (W) NE (W) ND qui doit correspondr
*		à l'inverseur jum/0.35mm. Donc
		en posont Qua, Que et Quo identiques
	© 2019	(V/) NA = 3 × Jum/ = 3 m/0.35 m

Pour QNB, on choisira sa taille pour que la série QNA + QNB ait la même impédance que ju-/0.35mm, bien qu'il ne s'agisse pas du pire cas: (W/L)NA (W/L)NB 1/0,35,m ( - 1 / 6,35 - 3 / 0.35 pm => \frac{3}{2} \cdot \frac{1}{0} \cdot 35 \text{jm} = \frac{1.5}{0.35 \text{jm}} Pour le PUN: Le chemin le plus résistif est donné par OPB + QPE ou OPB + QPD. On choisita par symétrie de poser OPE = QPD (par de contrainte autrement) Doncon rout résondre:  $(\frac{1}{W_{L}})_{PB} + (\frac{1}{W_{L}})_{PC} = \frac{1}{1} = \frac{$ = 6 mm/ 8,35 m



5. (suite)

Comme OpA n'est pas le pire chemin résistif, il n'y a pas de contrainte forte. On choisira la une taille nominale soit:

(W) = 3 mm/ L) PA 10:35 mm

Note: Puisque Ros & (W/L);
une série de transistot présenté
une impédance équivalente
Ros, + Ros, + ... = 1 + 1 + ...
(W/L), (W/L),

b) Par inspection du PDN, on tronve  $Y = (B + C \cdot D) \cdot A$ et done  $Y = (B + C \cdot D) \cdot A$ 

A laide de la loi de De Morgan, on peut monther que  $Y = B \cdot (C + D) + A$ 

Cette forme correspond bien an PUN. © 2019 Convainguez - vous en 6. Chaine d'inverseurs

Calculons dabord le temps de propagation à travers la chaine D de résérence. On sinspire de la section 14.5.4

Les 9 premiers inverseurs contribuent chacun un temps 2:= RC,.
Le dernier contribue 7:= RC,.
Le temps global est donc

2, = 9R,C, + R,C\_ = R, (9C,+C\_)

La chaine 2 que nons de vons concevoir doit elle être inverseuse. Le nombre d'étage doit donc être premier. On choisira 9 (orbitraine) ce qui donne alors

Z= 8R2C2+R2C1 = R2 (8C2+CL)

Les inverseurs de la chaine à doivent ainsi être plus petits que coux de la chaine à d'un vatio

© 2019  $Z_1 = Z_2 = > R_1(9C_1+C_1) = R_2(8C_2+C_2) = > \frac{1}{12} = \frac{8C_2+C_2}{9C_1+C_2}$ 

Relions maintenant Ret Camp parametres du transistor: Ra W et Ca W.L On constate que l'on peut effectivement choisir Ret C de façon indépendante à l'aide de Wet L. Pour que  $C_2 = C_1$ :  $W_2 L_2 = W_1 L_1$   $= \sum_{i=1}^{n} L_2 = \frac{W_1}{W_2} L_1$ Considérant également C\_= C, on a que (dernière eq. de la page préc.) a vec la contrainte entre 2 et 2, :  $\frac{W_2}{W_1} = \frac{U_2}{W_1^2} = \frac{9}{10} \Rightarrow \frac{W_2}{W_1} = \frac{19}{10}$ Ainsi, les 1 transistors des deux chaines sont reliées par:  $L_2 = \sqrt{19/9} L, \quad ct \quad (W_L)_2 = 9/0 (W_L),$