## UNIVERSITÉ DE SHERBROOKE Faculté de génie Département de génie électrique et génie informatique

## **MINI RAPPORT**

Conception avancée de systèmes électroniques GEI788

Présenté à Jonathan Bouchard, Réjean Fontaine

Présenté par Frédéric BILODEAU – BILF0901 Pascal-Emmanuel-Lachance —LACP3102 Pour la conception du stackup, notre première étape était la décision du nombre de couches. Ce travail se fait en conjonction avec le calcul d'impédance et est itératif; en changeant le nombre de couches, on choisit de façon préliminaire des épaisseurs et matériaux et on regarde quelle largeur de trace fonctionne pour nos impédances requises. On peut par la suite calculer combien de traces peuvent passer entre les pads du FPGA. Ultimement, notre fanout décide combien de couches est nécessaire. Nous nous sommes également rajouté deux couches d'alimentation, permettant de créer des gros polygones nous assistant à avoir une faible impédance sur nos rails d'alimentation.

Afin de nous donner un défi, nous avons optés pour une conception à 12 couches, dont 6 couches de GND, 2 d'alimentation et finalement 4 couches de signaux. Pour réaliser le fanout avec seulement 4 couches de signaux, nous utilisons beaucoup les couches externes pour router. Nous sommes capables de faire passer jusqu'à 3 traces de 3.15mil entre les pads du FPGA sur les couches internes en utilisant une astuce; enlever les pads sur les vias lorsque ceux-ci ne se connectent pas à une couche. Notre taille de via est également choisie en fonction des capacités limites du manufacturier à 6mil de trou, ce qui est possible avec notre ratio 1:10. La taille des pads et de l'espacement des vias sont calculés pour maintenir notre impédance caractéristique requise, ou pour permettre à suffisamment de puissance de passer au travers du via.




Figure 1 - Via connecté uniquement sur une couche

Les calculs de puissance ont été faits avec l'outil Saturn PCB, en prenant en compte 1oz de cuivre sur les couches externes du PCB pour pouvoir faire passer plus de

puissance sur les couches qui dissipent mieux, alors que le reste des couches sont à ½20z pour permettre de réduire l'épaisseur au maximum. En ajustant notre largeur de trace, encore de manière itérative, on arrive à une largeur de trace minimale de 50mil pour faire passer 2A en montant de 3°C, ou un via de 12mil de trou, ce qui dépendait également aussi de la distance entre la couche de routage et le plan de GND adjacent.

Les distances entre les couches dépendent principalement du manufacturier PCBWay et des matériaux qu'ils offrent. Notre but est de placer nos retour de courants les plus proches physiquement des traces de signaux, nous avons donc pris leur prepreg le plus mince, de seulement 3.15mil d'épaisseur. Dans leur sélection de prepreg FR4 de 3.15min, nous avons donc choisi le Isola 1080/106 qui nous offrait une constante diélectrique très faible de 3.15, qui nous aide à avoir des signaux plus rapides. Les couches internes sont toujours adjacentes à deux plans de GND, dont au moins un à 3.15mil, et l'autre séparé par un core de Shengyi S1170G de 7mil, choisi pour son épaisseur dans leurs options et ses caractéristiques RoHS comme notre prepreg, qui nous donne une épaisseur totale de 64.35mil.

Avec nos matériaux et épaisseurs connues, nous pouvons par la suite calculer nos impédances finales, que nous faisons dans Altium directement, ce qui nous permet de créer plusieurs profils d'impédance puis des les importer comme règles dans notre projet, plutôt que d'alterner entre SaturnPCB et Altium.

Nous avons choisi le fini de surface en ENIG pour sa longue durée de vie, sa qualité générale et sa faible variation de surface « flatness », ce qui est nécessaire pour y souder des grands BGAs comme le FPGA et la RAM.




Figure 2 - Stackup



Figure 3 - Largeur de trace pour les moteurs



Figure 4: Via de signal



Figure 5: Via de puissance