

## Aula prática N.º 10

### Objetivos

- Compreender os mecanismos básicos que envolvem a comunicação série assíncrona.
- Implementar funções básicas de comunicação série através de uma UART, usando *polling*.


### Introdução

A UART (acrónimo que significa *Universal Asynchronous Receiver Transmitter*) é um canal de comunicação série assíncrona *full-duplex* e é um dos módulos disponíveis no PIC32 que permitem comunicação série. Implementa o protocolo RS232 o que permite, por exemplo, a ligação a um PC (diretamente através de uma porta RS232 ou indiretamente usando uma ligação física USB). O PIC32, na versão usada na placa DETPIC32, disponibiliza 6 UARTs, das quais a UART2 assegura, através de um conversor USB - RS232, a comunicação com o PC.

A UART é constituída, essencialmente, por 3 módulos fundamentais: um módulo de transmissão (TX), um módulo de receção (RX) e um gerador do sinal de relógio comum para a transmissão e receção, vulgarmente designado por gerador de *baudrate* (BRG – *BaudRate Generator*).

### Módulo de transmissão

Na Figura 1 apresenta-se o diagrama de blocos simplificado do módulo de transmissão que inclui, para possibilitar uma visão mais completa do sistema, a ligação ao módulo BRG.



**Figura 1. Diagrama de blocos simplificado do módulo de transmissão da UART (perspetiva do programador).**

O bloco-base do módulo de transmissão é um *shift register* (*Transmit SR*) que faz a conversão paralelo-série, enviando sucessivamente para a linha série os caracteres<sup>1</sup> armazenados no *buffer* de transmissão. Este *buffer* é um FIFO (*First In First Out*) de 8 posições, gerido de forma automática pelo *hardware* e a que o programador acede, indiretamente, através do registo **UxTXREG**<sup>2</sup>. Assim, o envio de informação é feito escrevendo, sucessivamente, os caracteres a transmitir no registo **UxTXREG**, que funciona como a cauda do FIFO ("TX FIFO"). Os caracteres armazenados no FIFO são copiados sucessivamente para o *shift-register* de transmissão.

<sup>1</sup> A UART permite a comunicação com palavras de 8 e 9 bits. Nestas aulas consideramos apenas a comunicação com palavras de 8 bits, a que chamamos, caracteres.


<sup>2</sup> A letra **x** minúscula que aparece no nome de todos os registos deve ser substituída pelo número da UART pretendida (entre 1 e 6). Por exemplo, para a UART2 o registo de transmissão é U2TXREG.

O relógio que determina a taxa de transmissão é obtido através de uma divisão por 4 ou por 16 (bit **BRGH** do registo **UxMODE**) do relógio gerado pelo módulo BRG ( $f_{BRG}$  na Figura 3).

A ativação deste módulo é feita através do bit **UTXEN** do registo **UxSTA** – após *reset* ou *power-on* todas as 6 UART estão desligadas e os módulos de transmissão e receção de cada uma delas não estão ativos.

### Módulo de receção

A Figura 2 apresenta o diagrama de blocos simplificado do módulo de receção onde se inclui também o módulo BRG. Como se pode observar, a estrutura do módulo de receção é semelhante ao módulo de transmissão, tendo como elemento central um *shift-register* que faz, neste caso, a conversão série-paralelo. Os sucessivos caracteres recebidos da linha série são colocados no *buffer* de receção que é, tal como no módulo de transmissão, um FIFO de 8 posições ("RX FIFO"). A gestão do "RX FIFO" é, igualmente, realizada pelo *hardware* de forma automática e transparente para o programador que interage com esta estrutura de dados indiretamente através do registo **UxRXREG**.




**Figura 2. Diagrama de blocos simplificado do módulo de receção da UART (perspetiva do programador).**

O relógio que determina a taxa de receção é o mesmo que é usado no módulo de transmissão, e é obtido através de uma divisão por 4 ou por 16 (bit **BRGH** do registo **UxMODE**) do relógio gerado pelo módulo BRG.

O bit **URXEN** do registo **UxSTA** ativa este módulo que, tal como o de transmissão, fica inativo após *reset* ou *power-on*.

### Gerador de *baudrate*

O gerador de *baudrate* apresenta uma estrutura semelhante aos *timers* de utilização geral (sem o módulo *prescaler*)) já utilizados anteriormente (Figura 3).



**Figura 3. Diagrama de blocos do módulo gerador de *baudrate*.**

O sinal de relógio à entrada deste módulo é o *Peripheral Bus Clock* que tem, na placa DETPIC32, uma frequência de 20 MHz.

A frequência à saída deste módulo é, então,

$$f_{BRG} = f_{PBCLK} / (UxBRG + 1)$$

em que **UxBRG** representa a constante armazenada no registo com o mesmo nome. O sinal à saída deste módulo é posteriormente dividido por 4 ou por 16, em função da configuração do bit **BRGH** do registo **UxMODE**, representando a frequência do sinal obtido a taxa de transmissão/receção (*baudrate*) da UARTx.

No caso em que **BRGH** (**UxMODE<3>**) é configurado com o valor 1, o fator de divisão referido anteriormente é 4, pelo que a taxa de transmissão/receção é dada por:

$$baudrate = f_{PBCLK} / (4 * (UxBRG + 1))$$

No caso em que **BRGH** (**UxMODE<3>**) é configurado com o valor 0, o fator de divisão é 16, sendo então a taxa de transmissão/receção dada por:

$$baudrate = f_{PBCLK} / (16 * (UxBRG + 1))$$

ou

$$UxBRG = (f_{PBCLK} / (16 * baudrate)) - 1$$

Ou ainda, e de modo a evitar o erro de truncatura que se terá ao realizar as operações com inteiros:

$$UxBRG = ((f_{PBCLK} + 8 * baudrate) / (16 * baudrate)) - 1$$

O módulo BRG é comum aos módulos de transmissão e receção, pelo que a taxa de transmissão é igual à taxa de receção.

### Configuração da UART

A configuração completa da UART, sem interrupções, é efetuada nos seguintes passos:

- 1) Configurar o gerador de *baudrate* de acordo com a taxa de transmissão/receção pretendida (registo **UxBRG** e bit **BRGH** do registo **UxMODE**).
- 2) Configurar os parâmetros da trama: dimensão da palavra a transmitir (número de *data bits*) e tipo de paridade (bits **PDSEL<1:0>** do registo **UxMODE**); número de *stop bits* (bit **STSEL** do registo **UxMODE**).
- 3) Ativar os módulos de transmissão e receção (bits **UTXEN** e **URXEN** do registo **UxSTA**).
- 4) Ativar a **UART** (bit **ON** do registo **UxMODE**).

A ativação de uma dada UARTx e dos correspondentes módulos de transmissão e receção configura automaticamente o porto de transmissão (**UxTX**) como saída e o porto de receção (**UxRX**) como entrada, sobrepondo-se esta configuração à efetuada através do(s) registo(s) **TRISx**.

### Procedimento de transmissão – *polling*

O procedimento de transmissão envolve sempre a verificação da existência de espaço no respetivo FIFO. O bit **UTXBF** (*Transmit Buffer Full*) do registo **UxSTA** é um bit de *status* que, quando ativo, indica que o FIFO de transmissão está cheio. É, assim, necessário esperar que o bit **UTXBF** fique inativo para colocar nova informação no FIFO. Uma função para transmitir 1 carácter deverá então ser estruturada do seguinte modo:

```
void putc(char byte2send)
{
    // wait while UTXBF == 1
    // Copy byte2send to the UxTXREG register
}
```

### Procedimento de receção – *polling*

No caso da receção, o bit **URXDA** (*Receive Data Available*) do registo **UxSTA** indica, quando ativo, que está disponível para ser lido pelo menos 1 carater no FIFO de receção. O procedimento genérico de leitura envolve, assim, o *polling* desse bit, esperando que ele fique ativo para proceder depois à leitura do carater recebido. A estrutura de uma função bloqueante de leitura de 1 carater poderá então ser a seguinte:

```
char getc(void)
{
    // Wait while URXDA == 0
    // Return U2RXREG
}
```

Na situação em que o FIFO de receção está cheio e um novo carater foi lido da linha série, ocorre um erro de *overflow*, sinalizado no bit **OERR** do registo **UxSTA**. Nesta situação, o último carater lido da linha série é descartado e, enquanto o bit **OERR** estiver ativo, a UART não recebe mais nenhum carater. Assim, a função de receção de um carater deve incluir o teste da *flag* **OERR** de modo a efetuar o respetivo *reset* no caso de ocorrência de erro de *overflow* (o *reset* dessa *flag* elimina toda a informação existente no *buffer* de receção). A função anterior poderá então ser re-escrita do seguinte modo:

```
char getc(void)
{
    // If OERR == 1 then reset OERR
    // Wait while URXDA == 0
    // Return U2RXREG
}
```

## Trabalho a realizar

### Parte I

1. Configure a UART2, com os seguintes parâmetros de comunicação: 115200 bps, sem paridade, 8 *data bits*, 1 *stop bit* (consulte os registos **UxMODE** e **UxSTA** no manual da UART). No cálculo da constante de configuração do gerador de *baudrate* considere um fator de divisão do relógio de 16.

```
int main(void)
{
    // Configure UART2:
    // 1 - Configure BaudRate Generator
    // 2 - Configure number of data bits, parity and number of stop bits
    //     (see U2MODE register)
    // 3 - Enable the transmitter and receiver modules (see register U2STA)
    // 4 - Enable UART2 (see register U2MODE)
}
```

2. Acrescente ao código que escreveu no exercício anterior uma função para o envio de um carater para a porta série. No programa principal envie, usando essa função, o carater '+' a uma frequência de 1 Hz.

```

int main(void)
{
    // Configure UART2 (115200, N, 8, 1)
    while(1)
    {
        putc('+');
        // wait 1 s
    }
    return 0;
}

void putc(char byte)
{
    // wait while UART2 UTXBF == 1
    // Copy "byte" to the U2TXREG register
}

```

3. Escreva e teste uma função para enviar para a porta série uma *string* (array de caracteres terminado com o caracter '`\0`'). Utilize a função `putc()` para enviar cada um dos caracteres da *string*.

```

int main(void)
{
    // Configure UART2 (115200, N, 8, 1)
    while(1)
    {
        putstr("String de teste\n");
        // wait 1 s
    }
    return 0;
}

void putstr(char *str)
{
    ... // use putc() function to send each character ('\0' should not
        be sent)
}

```

4. Teste o programa anterior com diferentes valores de configuração da UART2: **600,N,8,1**; **1200,O,8,2**; **9600,E,8,1**; **19200,N,8,2**; **115200,E,8,1**. No PC o programa `p_term`<sup>3</sup> tem que ser executado com os mesmos parâmetros com que configurou a UART2 (por exemplo: `p_term 600,N,8,1`).
5. Acrescente agora a função para ler um caractere da linha série e teste-a. Para isso, configure a UART2 com os parâmetros por defeito do `p_term` e, em ciclo infinito, reenvie para a linha série todos os caracteres recebidos (procedimento geralmente referido como "eco dos caracteres").

```

int main(void)
{
    // Configure UART2 (115200, N, 8, 1)
    while(1)
    {
        // Read character using getc()
        // Send character using putc()
    }
    return 0;
}

```

<sup>3</sup> Os parâmetros de comunicação por defeito do programa `p_term` são: **115200,N,8,1**

```
char getc(void)
{
    // Wait while URXDA == 0
    // Return U2RXREG
}
```

### Parte II

1. Altere a função `main()` de modo a configurar a UART2 com os mesmos parâmetros que usou inicialmente para a UART2 (115200, N, 8, 1) e altere a função `putc()` de modo a enviar um carater para a UART2 (designe a nova função por `putc1()` ).
  - a) Na função `main()` transmita, em ciclo infinito a cada 10 ms, o valor `0x5A`, usando a função `putc1()`. Com o osciloscópio observe o sinal na linha `U1TX` (disponível no ponto de teste `OC4`). Em particular, identifique o *start* bit, o *stop* bit e cada um dos bits de dados da palavra transmitida. Meça ainda o tempo de bit e o tempo total de transmissão de um carater.
  - b) Repita a alínea anterior com outros valores, por exemplo `0xA5`, `0xF0`, `0x0F`, `0xFF` e `0x00`.

### Parte III

1. Neste exercício pretende-se avaliar a forma de funcionamento da UART na transmissão. Para isso vamos medir o tempo que a UART demora a transmitir *strings* com diferente dimensão, partindo sempre de uma situação de repouso, isto é, em que garantidamente a UART não tem nenhuma informação pendente para ser transmitida. Para garantir essa condição de início vamos usar o bit `TRMT` do registo `UxSTA` (`UxSTA<8>`) que, quando a 1, indica que o TX FIFO e o *transmit shift register* estão ambos vazios.

```
int main(void)
{
    // Configure UART2 (115200, N, 8, 1)
    // config RD11 as output
    while(1)
    {
        // Wait while TRMT == 0
        // Set RD11
        puts("12345");
        // Reset RD11
    }
    return 0;
}
```

Meça, com o osciloscópio, os tempos a 1 e a 0 do sinal no porto `RD11` (disponível no ponto de teste `INT4`) e anote os valores obtidos. Repita o teste, sequencialmente, com as seguintes *strings*: "123456789", "123456789A", "123456789AB", anotando todos os valores. Compare os valores obtidos e tire conclusões.

2. Repita o exercício anterior configurando a UART com um *baudrate* de 19200 bps.
3. Retire, do programa anterior, a condição de espera e envie a *string* inicial i.e. "12345". Meça novamente o tempo a 1 do sinal no porto `RD11`, compare esse valor com o que obteve anteriormente para a mesma *string* e tire conclusões.

```
...
while(1)
{
    // Set RD11
    puts("12345");
    // Reset RD11
}
...
```

**Exercício adicional**

1. Generalize o código de configuração da UART2 que escreveu no ponto 1, implementando uma função que aceite como argumentos o *baudrate*, o tipo de paridade e o número de *stop bits* (o número de *data bits* deverá ser fixo e igual a 8). Para a configuração do *baudrate* utilize um fator de divisão do relógio de 16.

Valores possíveis para os argumentos de entrada da função:

- Baudrate: 600 a 115200
- Paridade: 'N', 'E', 'O' (sem paridade, paridade par (*even*), paridade ímpar (*odd*))
- Stop bits: 1 ou 2

Valores a considerar por defeito, isto é, sempre que os argumentos de entrada não estejam nas gamas definidas anteriormente:

- Baudrate: 115200
- Paridade: 'N'
- Stop bits: 1

```
void configUart2(unsigned int baud, char parity, unsigned int stopbits)
{
    // Configure BaudRate Generator
    // Configure number of data bits (8), parity and number of stop bits
    // Enable the trasmitter and receiver modules
    // Enable UART2
}
```

**Elementos de apoio**

- Slides das aulas teóricas.
- PIC32 Family Reference Manual, Section 08 – Interrupts.
- PIC32 Family Reference Manual, Section 21 – UART.
- PIC32MX5XX/6XX/7XX, Family Data Sheet, Pág. 74 a 76.

PDF criado em 25/05/2022