## Projeto Final de LSD

Universidade de Aveiro

Guilherme Craveiro, Rafael Pinto



### Projeto Final de LSD

Departamento de Eletrónica, Telecomunicações e Informática

Universidade de Aveiro

Guilherme Craveiro, Rafael Pinto (103574) gjscraveiro@ua.pt, (103379) rafaelpbpinto@ua.pt

17 de junho de 2021

# Índice

1	Intr	odução		1
2	Arquitetura			2
	2.1	Fase 1		2
	2.2	Fase 2		3
3	Implementação			
	3.1	Fase 1		4
		3.1.1	Máquina de Estados da Fase 1	4
		3.1.2	Display	7
		3.1.3	Divisor da frequência <i>Clock</i> e Temporizador	9
		3.1.4	Top-level	11
	3.2	Fase2.		13
		3.2.1	Máquina de estados da Fase 2	13
		3.2.2	$\overline{DebounceUnit}$	15
		3.2.3	Display do tamanho das garrafas	16
		3.2.4	Top-level	17
4	Validação 1		18	
5	Manual do utilizador			19
6	Con	clusões	5	20

### Introdução

VHSIC Hardware Description Language (VHDL) é uma linguagem usada para modelar o comportamento e a estrutura de sistemas digitais em, por exemplo, Field Programmable Gate Array (FPGA). De forma muito resumida, FPGA é uma matriz de blocos lógicos interligados de modo inteligente que podem ser reprogramados para a aplicação desejada.

Este relatório tem como objetivo explicar o funcionamento da máquina automática de oferta de produtos desenvolvida no nosso projeto. Para que a máquina funcionasse foi necessário a implementação de código em VHDL e procedeu-se a vários testes na FPGA e à análise dos mesmos.

A máquina disponibiliza 3 bebidas diferentes das quais podemos selecionar uma através de *switches*. Após a escolha da bebida o utilizador pode ainda entrar no modo "Modo Escolha tamanho das garrafas", onde pode escolher o tamanho da garrafa, 25cl, 33cl, 50cl ou 10dl. Por defeito está configurado para 33cl. A máquina tem ainda um RESET global que coloca a máquina no estado inicial.

### Arquitetura

#### 2.1 Fase 1

Para a construção da fase 1 deste projeto, tive-se de implementar um temporizador, um divisor da frequência do *clock*, uma máquina de estados e uma estrutura que permitisse escrever mensagens nos *displays* de 7 segmentos, que estão representados na figura 2.1 pelos nomes *TimerFSM*, *ClkDivider*, *Fase1FSM* e *Display*, respetivamente.

A estrutura *ClkDivider* permite dividir a frequência do *clock* de 50 MHz e passar um *clk* de frequência 10 Hz para a estrutura *Display* que irá permitir colocar a palavra "OLA" a piscar à frequência de 10 Hz.

A estrutura TimerFSM foi implementada com o intuito de contar os tempos que a palavra "OLA"aparece a piscar nos displays de 7 segmentos e o led vermelho fica aceso. Quando esta estrutura fica ativada irá fazer uma contagem decrescente com o valor que lhe é passado pela máquina de estados Fase1FSM, quando chega a zero envia um sinal para a máquina de estados que significa que o tempo terminou.

A estrutura *Display* é a que vai permitir escrever nos *displays* de 7 segmentos. É ativada pelos *switches* ou, no caso de quando se pretender escrever "OLA", ativada quando recebe um sinal da máquina de estados *Fase1FSM*.

A máquina de estados Fase1FSM é a estrutura que nos permite colocar tudo a funcionar de forma síncrona e ordenada.




Figura 2.1: Arquitetura da Fase 1

#### 2.2 Fase 2

Na implementação da fase 2 acrescentou-se 3 estruturas, que estão representadas na figura 2.2 pelos nomes, DebounceUnit, a  $Display\_Tam\_Garrafa$  e a  $Sel\_Tam\_Garrafa$ . Esta fase só é ativada quando o switch 0 está ativo no momento em que se escolhe a bebida.

A estrutura *DebounceUnit* gera um pulso de relógio que vai servir para escolher o tamanho da garrafa na estrutura *Sel\_Tam\_Garrafa*. Cada vez que é gerado esse sinal a máquina de estados avança para o estado seguinte.

A máquina de estados  $Sel\_Tam\_Garrafa$  é a estrutura que nos permite escolher o tamanho da garrafa.

A estrutura  $Display\_Tam\_Garrafa$  permite visualizar nos displays de 7 bits qual o tamanho de garrafa que estamos a escolher.




Figura 2.2: Arquitetura da Fase 2

### Implementação

#### 3.1 Fase 1

#### 3.1.1 Máquina de Estados da Fase 1

Primeiramente, desenhou-se a máquina de estados que se iria implementar na fase 1 (figura 3.1).

Figura 3.1: Máquina de estados utilizada na Fase 1

A máquina de estados vai permitir que o funcionamento do projeto seja feito de forma síncrona e ordenada. Para a máquina de estados definiu-se um reset que quando ativo põe a máquina de estados no estado inicial e um clock que permite que seja criado um processo síncrono. Definiram-se também os inputs "coca", "agua"e "slar"que permitem selecionar a bebida pretendida, o input timeExp que recebe o sinal do temporizador de que o tempo terminou, os outputs ola e epro que emitem o sinal ao Display para apresentar a mensagem "OLA"e "EPRO", respetivamente, o output timeVal que emite o tempo pretendido, o output enable\_timer que emite o sinal para ligar o temporizador e os outputs ledre e ledg que emitem o sinal para ligar o led vermelho e o led verde, respetivamente.

Na arquitetura da máquina de estados definiram-se duas constantes com a duração do piscar da palavra "OLA"e do ledr aceso, quatro e seis segundos, respetivamente. Optou-se por fazer um só processo síncrono.

No estado E0 os outputs ola e enable\_timer são ativos e é passado o tempo do OLA\_TIME para o output time Val que passará como sinal para o temporizador e a máquina avança para o estado E0A que desativa o enable\_timer e quando a contagem do temporizador chega ao fim a máquina avança para o estado E1.

No estado E1 o *output ola* passa a zero e é ativado o *output epro*. Neste estado estamos na fase de escolha de uma bebida, após escolhida a bebida a máquina avança para o estado E2.

No estado E2 estamos na fase de preparação da bebida. Os outputs ledr e enable\_timer são ativos e é passado o tempo do LEDR\_TIME para o output time Val que passará como sinal para o temporizador e a máquina avança para o estado E2A que desativa o enable\_timer e avança para o estado E2B que quando a contagem do temporizador chega ao fim avança para o estado E3. Após vários testes da Fase 1 na FPGA concluímos que o estado E2A era necessário, uma vez que este estado atrasa um ciclo de relógio o que é necessário para que o temporizador não tenha problemas na contagem do tempo.

No estado E3 estamos na fase em que a bebida é disponibilizada. O *output ledg* é ativo e se forem desativados todos os *inputs* das bebidas a máquina irá voltar ao estado E1 em que o utilizador poderá escolher outra bebida.

Figura 3.2: Entidade da máquina de estados

```
**Begin of the local section of the section of the
```

Figura 3.3: Constantes do tempo que o pisca e o led estarão ligados

Figura 3.4: Máquina de estados

#### 3.1.2 Display

De seguida, implementou-se o código necessário para a visualização do texto pretendido nos displays de 7 bits. Na entidade do Display (figura 3.5) definiu-se um clock de 50MHz e outro de 10Hz, o clock de 10Hz é usado para criar o efeito da palavra "OLA" a piscar. Definiu-se também enables para cada palavra que ia ser escrita e os visores de 7 bits que iriam ser utilizados.

Figura 3.5: Entidade do Display

Na arquitetura do *Display* começou-se por definir constantes para as letras que irão ser usadas nos *displays* (figura 3.6), para ser de mais fácil compreensão quando usadas no código implementado. Depois, implementou-se um processo síncrono (figura 3.7) em que quando o *enable* da palavra é ativo as letras dessa palavra aparecem colocadas no *display* correspondente. Para criar o efeito de piscar da palavra "OLA" usa-se um *clock* de frequência 10Hz (*clk10Hz*). Cada vez que esse *clock* é ativo a palavra é apresentada nos *displays*, quando este está a zero não aparece nada.

```
⊟architecture v1 of Display is
|-- letras_da palavra "OLA"
 constant letral : std_logic_vector(6 downto 0) := "1000000"; constant letral : std_logic_vector(6 downto 0) := "1000111"; constant letral : std_logic_vector(6 downto 0) := "0001000";
      letras da palavra "EPRO"
                           : std_logic_vector(6 downto 0) := "0000110";
: std_logic_vector(6 downto 0) := "0001100";
: std_logic_vector(6 downto 0) := "0001000";
 constant letraE
  constant letraR
  -- letras da palvra "COCA"
                             : std_logic_vector(6 downto 0) := "1000110";
  constant letraC
      letras da palavra "AGUA"
                             : std_logic_vector(6 downto 0) := "0000010";
: std_logic_vector(6 downto 0) := "1000001";
  constant letraG
  constant letraU
      letras_da palavra "SLAR"
                              : std_logic_vector(6 downto 0) := "0010010";
  constant letraS
```

Figura 3.6: Constantes para representar as letras nos displays de 7 segmentos

Figura 3.7: Processo usado para meter as letras nos displays corretos

#### 3.1.3 Divisor da frequência *Clock* e Temporizador

Para que fosse possível a criação de um *clock* de frequência de 10Hz criou-se um código que divide a frequência do *clock* (figura 3.8). É passado um valor natural à estrutura e esse número vai ser o divisor da frequência do *clock*, neste projeto o valor a ser passado tem de ser cinco milhões.

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC_STD.all;
⊟entity ClkDividerN is
 generic(divFactor : natural);
port(clkIn : in std_logic;
clkOut : out std_logic);
end ClkDividerN;
⊟architecture RTL of ClkDividerN is
     signal s_divCounter : natural;
⊟begin
     process(clkIn)
e
if (s_divCounter = (divFactor / 2 - 1)) then
    clkOut <= '1';</pre>
clkOut
end if:
                 s_divCounter <= s_divCounter + 1;</pre>
         end if;
end if;
      end process;
Lend RTL:
```

Figura 3.8: Divisor da frequência do Clock

Teve-se de implementar, também, um temporizador (figura 3.9) para que seja possível temporizar o tempo do piscar da palavra "OLA"e o tempo que o led vermelho deve estar aceso. É passado um valor inteiro à estrutura, esse valor é o tempo em segundos pretendido e é multiplicado pela frequência do clock de 50MHz para dar o número de ciclos de relógio que são necessários contar. A cada ciclo de relógio é subtraído um valor ao valor anteriormente calculado, quando esse valor chega a zero é enviado um sinal que significa que o tempo em segundos anteriormente atribuído já passou.

Figura 3.9: Temporizador

#### 3.1.4 Top-level

No *Top-level* é onde se interliga as diferentes estruturas que foram implementadas para que tudo se torne funcional e também é onde são definidos os *switches*, as *keys*, os *displays* de 7 segmentos e os *leds* que serão usados na FPGA.

Os enables de seleção das bebida coca, agua e slar, ligou-se aos switches 17, 16 e 15 da FPGA, respetivamente. Usou-se apenas estes três switches na fase 1 do projeto, porém, foi necessário definir todos os switches da FPGA, representado na figura 3.10, para a máquina funcionar corretamente.

Os visores visor\_unidades, visor\_dezenas, visor\_centenas e visor\_milhares ligou-se ao HEX0, HEX1, HEX2 e HEX3, respetivamente.

O ledr ligou-se ao LEDR0 e o ledg ligou-se ao LEDG7, de forma a ficarem próximos um do outro.

Para o reset global decidiu-se usar uma key, neste caso a KEY0.

Figura 3.10: Switches

```
⊟architecture shell of Fase1 is
                signal s_clk10hz : std_logic;
signal s_enable : std_logic;
signal s_timeExp : std_logic;
signal s_timeVal : std_logic_vector(7 downto 0);
signal s_ona : std_logic;
                                                                                      : std_logic;
: std_logic_vector(17 downto 0);
                signal s_epro
signal s_sw
_begin description of the state of the stat
                            ˈu0:
=> s_clk10hz);
                                                                           clk0ut
ˈu1:
                             entity work.Display(v1)
                                        port map(clk
                                                                                                                        => CLOCK_50,
=> s_c]k10hz,
                                                                           clk10hz
                                                                           en_ola
                                                                                                                         => s_ola,
                                                                           en_epro
                                                                                                                         => s_epro,
                                                                                                                        => s_SW(17),
                                                                           en_coca
                                                                                                                        => s_SW(16),
=> s_SW(15),
                                                                           en_agua
                                                                           en_slar
                                                                           visor_uni
                                                                                                                        => HEX0,
                                                                          visor_dez
visor_cen
                                                                                                                        => HEX1,
                                                                                                                       => HEX2
                                                                           visor_mil
                                                                                                                       => HEX3);
Ėu2:
                             entity work.TimerFSM(Behavioral)
                                        port map(reset
                                                                                                     => not KEY(0),
                                                                           c1k
                                                                                                           => CLOCK_50,
                                                                          enable => s_enable,
timeVal => s_timeVal
                                                                           timeExp => s_timeExp);
                             entity work.Fase1FSM(v1)
ˈ⊒u3:
                                        port map(reset
                                                                                                                                    => not KEY(0),
=> CLOCK_50,
c1k
                                                                           enable_timer
                                                                                                                                    => s_enable,
                                                                           timeVal
                                                                                                                                    => s_timeVal,
                                                                           timeExp
                                                                                                                                    => s_timeExp,
                                                                           ola
                                                                                                                                    => s_ola,
                                                                                                                                    => s_epro,
=> s_SW(17),
                                                                           epro
                                                                           coca
                                                                                                                                    => s_SW(16)'
                                                                           agua
                                                                                                                                   => s_SW(15),
                                                                           slar
ledr
                                                                                                                                   => LEDR(0),
=> LEDG(7),
=> LEDG(3 downto 0));
                                                                            ledg
                                                                            debug
```

Figura 3.11: Top-level da Fase 1

#### 3.2 Fase2

#### 3.2.1 Máquina de estados da Fase 2

Na fase 2 foi necessário a implementação de mais uma máquina de estados para que fosse possível criar o "modo escolha tamanho das garrafas" (figura 3.13). Na máquina de estados principal implementou-se mais um estado que só é ativo quando o *enable* do "modo escolha tamanho das garrafas" é ativo (figura 3.12) e é neste estado que se escolhe o tamanho da bebida.

A máquina só avança para o novo estado implementado, na figura 3.12 representado por MEG, quando o  $enable\ en\_MEG$  estiver ativo. Essa passagem de estado só acontece depois de escolher a bebida, a contagem do tempo do ledr do temporizador para e o ledr só se desliga quando a máquina sai do estado MEG. Quando o enable é desativo a máquina avança para o estado E3.

Figura 3.12: Novo estado implementado

Para a máquina de estados implementada para fazer a seleção de bebida definiu-se três *inputs*: *sel* que é o sinal enviado pelo *DebounceUnit* implementado posteriormente, *reset* e o *clk* que permite fazer tudo num processo síncrono. E definiu-se quatro *outputs*: *b33cl\_d*, *b25cl\_d*, *b50cl\_d* e *b10dl\_d* que servem para ativar a quantidade de bebida representada nos *displays*.

Para que a máquina avance de estado é necessário receber um sinal do DebounceUnit (sel). Por defeito a máquina está configurada para estar no estado 33cl.

Cada vez que há um reset a máquina volta ao estado de 33cl.

```
process(clk)
begin

if(rising_edge(clk)) then

if(enable = '1') then

if (reset = '1') then

c state <= B33CL;
else
case (s_state) is
                     when B33CL =>
                                    <= '1':
                        b33c1_d
                                   <= '0';
<= '0';
                        b25c1_d
                        b50c1_d
                                   <= '0';
                         b10dl_d
                        if(sel = '1') then
s_state <= B25CL;
                        end if;
                     when B25CL =>
                                   <= '0';
<= '1';
<= '0';
                        b33c1_d
                         b25c1_d
                        b50c1_d
                        b10dl_d <= '0';
                        if(sel = '1') then
s_state <= B50CL;
end if;
                     when B50CL =>
                                   <= '0';
<= '0';
                        b33c1_d
                        b25c1_d
                        b50cl_d <= '0';
b10dl_d <= '0';
                         if(sel = '1') then
s_state <= B10DL;</pre>
                         end if;
                     when B10DL =>
                                    <= '0':
                         b33c1_d
                                   <= '0';
<= '0';
                         b25c1_d
                        b50c1_d
                        b10d1_d
                         if(sel = '1') then
s_state <= B33CL;
                        end if;
                     end case;
                 end if;
         end if;
end if;
     end process;
```

Figura 3.13: Máquina de estados do modo escolha tamanho das garrafas

#### $3.2.2 \quad Debounce Unit$

A única função do DebounceUnit é gerar um pulso de relógio cada vez que lhe é enviado algum input.

Quando lhe é gerado um *input* é gerado um pulso de relógio que é enviado para a máquina de estados do modo de seleção de bebida e a máquina avança um estado.

Figura 3.14: DebounceUnit

#### 3.2.3 Display do tamanho das garrafas

A implementação desta estrutura *Display* é idêntica à estrutura implementada na fase 1. Começou-se também por definir constantes para as letras e números a ser usados de forma a que o código escrito posteriormente seja de mais fácil compreensão. Criaram-se *enables* para cada tamanho de garrafa que quando ativo apresenta nos *displays* o tamanho de garrafa correspondente. Quando nenhum está ativo nos *displays* não aparece nada.

```
□architecture v1 of Display_Tam_Garrafa is
|-- display "33cl"
    -- display "33c
constant N3
constant LetraC
                                                    : std_logic_vector(6 downto 0) := "0110000";
: std_logic_vector(6 downto 0) := "1000110";
: std_logic_vector(6 downto 0) := "1000111";
    constant LetraL
     -- display "25cl"
    constant N2
constant N5
                                                    : std_logic_vector(6 downto 0) := "0100100";
: std_logic_vector(6 downto 0) := "0010010";
    -- display "50cl"
constant NO
                                                     : std_logic_vector(6 downto 0) := "10000000";
   -- display "10dl"
constant N1
constant LetraD
                                                    : std_logic_vector(6 downto 0) := "1111001";
: std_logic_vector(6 downto 0) := "0100001";
⊟begin
-0-0-
            process(clk)
           begin
if(rising_edge(clk)) then
if(en_33cl = '1') then
visor_uni <= LetraL;
                           visor_uni <= LetraL;
visor_dez <= LetraC;
visor_cen <= N3;
visor_mil <= N3;
elsif(en_25cl = '1') then
visor_uni <= letraL;
visor_dez <= letraC;
visor_cen <= N5;
visor_mil <= N2;
elsif(en_50cl = '1') then
visor_uni <= letraL;
visor_dez <= letraC;
visor_dez <= letraC;</pre>
                           visor_dez <= letraC;
visor_cen <= NO;
visor_mil <= N5;
elsif(en_10dl = '1') then
visor_uni <= letraL;
visor_dez <= letraD;
visor_cen <= NO;
visor_mil <= N1;</pre>
                                   visor_uni <= (others => '1');
visor_dez <= (others => '1');
visor_cen <= (others => '1');
visor_mil <= (others => '1');
if;
                    end if;
end if;
            end process;
 end v1;
```

Figura 3.15: Display do tamanho das garrafas

#### 3.2.4 Top-level

No *Top-level* da fase 2 definiu-se sinais do tamanho da garrafa e do pulso de relógio gerado pelo *Debounce Unit* (figura 3.16). Os sinais do tamanho da garrafa servem para ativar os *enables* que ativam a representação do tamanho da bebida que está ser selecionado nos *displays*.

Para gerar o pulso de relógio que permite mudar de estado na máquina de estados da seleção do tamanho da garrafa definiu-se a KEY1. Quando se carrega nessa key o DebounceUnit envia um sinal para a máquina de estados da seleção do tamanho da garrafa e a máquina avança de estado.

O enable definido para o "modo Escolha tamanho das garrafas" foi o switch SW0.

```
signal s_33cl : std_logic;
signal s_50cl : std_logic;
signal s_25cl : std_logic;
signal s_10dl : std_logic;
signal s_sel : std_logic;
```

Figura 3.16: Sinais definidos

```
_u4:
⊟
                         visor_dez
visor_cen
                                         => HEX5
                                         => HEX6
                         visor_mil
                                         => HEX7);
_u5:
⊟
         entity work.Sel_Tam_Garrafa_FSM(v1)
   port map(reset => not KEY(
                                         'aTa_FSM(v1)
=> not KEY(0),
=> CLOCK_50,
                         clk
enable
                                        => CLOCK_50
=> s_SW(0),
=> s_sel,
=> s_33cl,
=> s_25cl,
=> s_50cl,
                         sel
b33cl_d
                         b25c1_d
b50c1_d
                                         => s_10d1);
                         b10d1_d
         ⊟ս6:
⊟
```

Figura 3.17: Top-level Fase 2

# Validação

simulação dos principais módulos

### Manual do utilizador

### Conclusões

Apresenta conclusões.

## Contribuições dos autores

Resumir aqui o que cada autor fez no trabalho. Usar abreviaturas para identificar os autores, por exemplo AS para António Silva. No fim indicar a percentagem de contribuição de cada autor.

### Acrónimos

VHDL VHSIC Hardware Description Language

 $\mathbf{FPGA}$  Field Programmable Gate Array