# Documentação da Implementação do Caminho de Dados

Rafaella Ferreira<sup>1</sup>, Daniel Martins<sup>1</sup>

<sup>1</sup>Universidade Federal de Viçosa - Campus Florestal Caixa Postal 16.000 – 35.700-000 – Florestal – MG – Brasil

{rafaella.ferreira, daniel.martins}@ufv.br

Abstract. Este trabalho prático, desenvolvido no contexto da disciplina CCF 252 — Organização de Computadores I, tem como objetivo a implementação de uma versão simplificada do caminho de dados do processador RISC-V. A atividade foi realizada por estudantes do curso de Ciência da Computação na Universidade Federal de Viçosa — Campus Florestal, sob a orientação do Prof. José Augusto Miranda Nacif.

O foco do trabalho é a implementação de um subconjunto específico de instruções RISC-V, determinado conforme a divisão de grupos. O Grupo 22, responsável por esta implementação, trabalhou nas instruções lb, sb, sub, and, ori, srl, e beq. A base para a implementação foi a figura 4.21 do livro "RISC-V" utilizado em aula, que detalha o caminho de dados para essas instruções. O desenvolvimento do trabalho inclui a criação de códigos fonte em SystemVerilog/Verilog.

Resumo. Este trabalho prático, desenvolvido no contexto da disciplina CCF 252 — Organização de Computadores I, tem como objetivo a implementação de uma versão simplificada do caminho de dados do processador RISC-V. A atividade foi realizada por estudantes do curso de Ciência da Computação na Universidade Federal de Viçosa — Campus Florestal, sob a orientação do Prof. José Augusto Miranda Nacif.

O foco do trabalho é a implementação de um subconjunto específico de instruções RISC-V, determinado conforme a divisão de grupos. O Grupo 22, responsável por esta implementação, trabalhou nas instruções lb, sb, sub, and, ori, srl, e beq. A base para a implementação foi a figura 4.21 do livro "RISC-V" utilizado em aula, que detalha o caminho de dados para essas instruções.

O desenvolvimento do trabalho inclui a criação de códigos fonte em SystemVerilog/Verilog.

### 1. Introdução

A arquitetura de computadores evoluiu significativamente ao longo das décadas, impulsionada pela busca por maior desempenho, eficiência energética e flexibilidade. Dentro desse contexto, a arquitetura RISC-V emergiu como uma das principais inovações no campo, sendo uma arquitetura de conjunto de instruções (ISA) aberta e gratuita, que permite personalizações e expansões de acordo com as necessidades específicas de implementação. O RISC-V, com seu design simplificado e eficiente, tornou-se uma escolha popular tanto na academia quanto na indústria para a construção de processadores em sistemas embarcados, dispositivos móveis, e até em servidores de alto desempenho.

Este trabalho prático tem como objetivo a implementação de um caminho de dados simplificado para um processador RISC-V, focado em um subconjunto específico de instruções. O caminho de dados é um componente crítico de qualquer arquitetura de processador, responsável por movimentar dados entre registradores, memória e unidades de processamento, bem como realizar operações aritméticas e lógicas.

O desenvolvimento desta atividade envolve a implementação das instruções lb, sb, sub, and, ori, srl, e beq, utilizando a linguagem de descrição de hardware SystemVerilog/Verilog.

### 2. Caminho de Dados

O caminho de dados implementado neste projeto foi desenvolvido para suportar as instruções específicas do conjunto lb, sb, sub, and, ori, srl, e beq, de acordo com a arquitetura RISC-V. Esse caminho de dados é responsável por gerenciar a movimentação e processamento de dados dentro do processador.




Figure 1. Diagrama do Caminho de Dados.

O diagrama do caminho de dados foi baseado na Figura 4.21 do livro "RISC-V", que está ilustrado acima, utilizado em sala de aula. Ele foi adaptado para incluir os componentes necessários para as instruções especificadas.

O fluxo de dados no processador RISC-V implementado segue as etapas tradicionais de busca, decodificação, execução, e escrita de resultados:

- Busca: A instrução é buscada na memória de instruções, utilizando o valor atual do PC.
- Decodificação: A instrução é decodificada pela unidade de controle, que define quais operações devem ser realizadas e quais componentes do caminho de dados serão utilizados.
- Execução: Os operandos são lidos do banco de registradores ou diretamente da memória, dependendo da instrução. A operação é então realizada pela ULA.
- Memória/Escrita de Resultados: Para instruções que interagem com a memória (1b, sb), a ULA calcula o endereço de memória e a operação de leitura ou escrita é realizada. Para outras instruções, o resultado da ULA é armazenado de volta no banco de registradores.
- Atualização do PC: O PC é atualizado para apontar para a próxima instrução, seja de forma sequencial ou, no caso de uma instrução de desvio como beq, para o endereço de desvio.

#### 3. Desenvolvimento

A implementação do caminho de dados é uma etapa fundamental no projeto de uma arquitetura de processador, pois define como as instruções são executadas e como os dados são transferidos entre os diferentes componentes do sistema. No desenvolvimento deste projeto, foi implementado um caminho de dados simplificado que inclui os principais elementos necessários para a execução de instruções aritméticas, lógicas e de controle de fluxo.

### 3.1. Unidade Lógica e Aritmética (ULA)

A Unidade Lógica e Aritmética (ULA) é responsável por realizar as operações aritméticas e lógicas. Abaixo está o diagrama da ULA implementada.

```
Generate Simulate
≣ alu.v
          ×
timescale 1ns/100ps
       module alu(
          input [31:0] srcA,
          input [31:0] srcB,
          input [3:0] aluControl,
          output reg [31:0] aluResult,
          output zero
 10
          assign zero = (aluResult == 0);
 11
          always @(*) begin
 12
 13
              case (aluControl)
                  4'b0000: aluResult = srcA + srcB; // ADD
                  4'b0001: aluResult = srcA - srcB; // SUB
 15
                  4'b0010: aluResult = srcA & srcB; // AND
                  4'b0011: aluResult = srcA | srcB; // OR
 17
                  4'b0101: aluResult = srcA << srcB[4:0]; // SLL
 19
                  default: aluResult = 32'b0;
                                                     // Default case
              endcase
 21
          end
       endmodule
 23
```

Figure 2. ALU Implementada.

### 3.2. Banco de Registradores

O banco de registradores contém 32 registradores de propósito geral. A seguir, é mostrado o diagrama do banco de registradores.

```
TP02 > 📱 reg_file.v
          timescale 1ns/100ps
         module reg file(
 4
              input clk,
              input [4:0] rs1, rs2, rd,
              input [31:0] writeData,
              input regWrite,
              output [31:0] readData1, readData2
10
             reg [31:0] registers [0:31];
11
12
13
             // Leitura dos registradores
             assign readData1 = registers[rs1];
14
             assign readData2 = registers[rs2];
15
17
             // Escrita nos registradores
              always @(posedge clk) begin
18
19
                  if (regWrite)
20
                     registers[rd] <= writeData;
21
              end
          endmodule
22
```

Figure 3. Banco de Registradores Implementado.

#### 3.3. Memória de Dados

A memória de dados é utilizada para carregar e armazenar valores. O diagrama da memória de dados está apresentado abaixo.

```
TP02 > ≡ data_memory.v
          timescale 1ns/100ps
         module data_memory(
             input clk,
                put memWrite,
             input [31:0] address,
8
             input [31:0] writeData,
9
             output reg [31:0] readData
10
         );
             reg [31:0] memory [0:255];
11
12
             always @(posedge clk) begin
13
14
                  if (menWrite)
15
                     memory[address >> 2] <= writeData;
16
             end
17
             always @(*) begin
18
19
                 readData = memory[address >> 2];
20
             end
         endmodule
21
22
```

Figure 4. Memória de Dados Implementada.

#### 3.4. Unidade de Controle

A unidade de controle gera os sinais necessários para dirigir o fluxo de dados no processador. Veja o diagrama da unidade de controle.

```
TP02 > 📱 control unit.v
           module control_unit(
                         [6:0] opcode,
[2:0] funct3,
                        [6:0] funct7,
                          reg [3:0] aluControl,
reg regWrite,
                           reg aluSrc,
                     put reg memWrite,
put reg branch,
put reg jump
                 <mark>always @(*) begin</mark>
// Inicializando os sinais de controle
                     aluControl = 4'b0000;
                     regWrite = 0;
                     aluSrc = 0;
                     memWrite = 0;
                     branch = 0;
                      jump = 0;
                      case (opcode)
                           7'b8118811: begin // Tipo-R (ADD, SUB, AND, OR, SLL)
regWrite = 1;
                                 case (funct3)
                                      3'b990: aluControl = (funct7 == 7'b9999090) ? 4'b9990 : 4'b9991; // ADD ou SUB
3'b111: aluControl = 4'b9910; // AND
3'b110: aluControl = 4'b9911; // OR
3'b991: aluControl = 4'b9191; // SLL
                                 default: aluControl = 4'b0000;
endcase
                           end
7'b0010011: begin // Tipo-I (ADDI, ANDI)
regWrite = 1;
                                 aluSrc = 1;
                                 case (funct3)
                                     3'b000: aluControl = 4'b0000; // ADDI
3'b111: aluControl = 4'b0010; // ANDI
default: aluControl = 4'b0000;
                                 endcase
                           7'b0100011: begin // Tipo-S (SB) memWrite = 1;
                                aluSrc = 1;
aluControl = 4'b0000; // Soma base+offset
                           7'b1100011: begin // Tipo-B (BEQ)
                                 case (funct3)
                                    3'b000: aluControl = 4'b0001; // BEQ (usa SUB para comparação) default: aluControl = 4'b0000;
                           end
7'b1101111: begin // JAL
                                 jump = 1;
                                ault: begin
aluControl = 4'b0000;
                                 regWrite = 0;
                                 aluSrc = 0;
                                 memWrite = 0;
                                 branch = 0;
                                 jump = 0;
                end
nodule
```

Figure 5. Unidade de Controle Implementada.

# 3.5. Contador de Programa (PC)

O contador de programa mantém o endereço da próxima instrução a ser executada. O diagrama do contador de programa é mostrado a seguir.

```
TPO2 > E counter.v

i timescale ins/180ps

module counter(
input clk,
input reset,
input [31:0] nextPC,
output reg [31:0] currentPC

number of the set of
```

Figure 6. Contador de Programa Implementado.

### 4. Resultados

A implementação foi testada utilizando um testbench que verifica a execução correta das instruções implementadas. As simulações foram realizadas para cada instrução, e os resultados foram comparados com as expectativas teóricas baseadas no comportamento descrito pela arquitetura RISC-V.




Figure 7. Resultados da Simulação no Testbench.

As figuras acima mostram a execução das instruções no testbench e as respectivas saídas do processador, confirmando que as operações são realizadas conforme esperado. Os resultados mostram que o caminho de dados implementado é capaz de processar as instruções de forma correta e eficiente.

### 5. Considerações Finais

A implementação do caminho de dados simplificado para o processador RISC-V foi bemsucedida e atendeu aos requisitos definidos. A utilização da linguagem de descrição de hardware SystemVerilog/Verilog permitiu uma modelagem precisa dos componentes e do fluxo de dados no processador.

O desenvolvimento do caminho de dados envolveu a criação e integração de vários componentes críticos, incluindo a ULA, o banco de registradores, a memória de dados, os multiplexadores, a unidade de controle e o contador de programa. Os testes realiza-

dos confirmaram que a implementação é capaz de executar corretamente as instruções especificadas, oferecendo uma base sólida para futuras extensões e aprimoramentos.

# 6. Referências

# References

[1] RISC-V: The Definitive Guide, David Patterson and Andrew Waterman, 2021.