

Ingenería Informática Sistemas Electrónicos Digitales (SED)

Profesor: José Miguel Delgado Hernández Ingeniero de Telecomunicación E-mail: jdelher@ull.es




Funciones booleanas elementales descritas con VHDL

Objetivos:

- > Estudio de funciones booleanas elementales
- Familiarización con el entorno de desarrollo ISE Design Suite
- Conceptos básicos lenguaje de descripción hardware: VHDL



Práctica 2: Resumen




FPGA



- ☐ FPGA = Field-Programmable Gate Array.
- Componente estándar (re)programable por el usuario. Esto Implica:
 - ☐ Interconexión (re)programable.
 - ☐ Función lógica (re)programables.
 - ☐ E/S (re)programable.
- Inventado y patentado por S. Wahlstrom en 1967: una idea demasiado adelantada respecto a la tecnología disponible.

Cada chip de FPGA está hecho de un número limitado de recursos predefinidos con interconexiones programables para implementar un circuito digital reconfigurable y bloques de E/S para permitir que los circuitos tengan acceso al mundo exterior.






FPGA: Componentes básicos

- Funciones lógicas reconfigurables
- Interconexión reconfigurable
- "Patas" E/S reconfigurables
- Memoria para almacenar configuración
- Circuito de control para configuración
- > Bloques dedicados: μP, multiplicadores, memorias, ...

Usuario

Configuración





CLB: Configurable Logic Block






Figure 4: 2-Slice Virtex CLB




- Slices: Dos slices por cada CLB
- Basados en LookUpTables (LUT)
- ➤ Necesita un reloj (Clock)
- Multiplexores (MUX) y FlipFlop (FF)

ULL | Universidad de La Laguna

IOB: Input-Output Block








- Flip-Flop (FF)
- Necesita un reloj (Clock)
- Electrónica para salida/entrada
- Retardos programables



Programmable Routing Matrix







Locales

Tri-State Lines

- De propósito general
- > I/O
- Dedicadas
- ➢ Globales
- Distribución de los relojes



Aplicaciones FPGA

- Automóvil, aeroespacial, defensa, industrial, audio, procesamiento de video e imagen, centro de datos, computación alto rendimiento, medicina, comunicaciones, seguridad, pruebas y medidas
- Cámaras digitales, smart phones, impresoras multifunción, TV 3D







http://www.altera.com/



http://www.xilinx.com/company/gettingstarted/index.htm




Práctica 2: ¿Qué es ISE?

- Integrated Software Environment
- Es una interfaz gráfica para el diseño y la implementación de proyectos basados en FPGAs de Xilinx©.
- Diseño: Herramientas para la descripción del hardware: VHDL, IP cores, Schematic, State diagrams, Testbenchs, Constraints files.
- Implementación: Synthesize, Translate, Map, Place&Route

http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_4/isehelp_start.htm

Práctica 2: Proceso del diseño ISE






Descripción del proceso de diseño




Esquemático



```
11 USE ieee.std logic 1164.all;
   ENTITY STMACH V IS
       PORT (CLK, DCM lock, reset, strtstop: IN std logic;
15
          clken, rst : OUT std logic);
16 END;
17
   ARCHITECTURE BEHAVIOR OF STMACH V IS
       SIGNAL sreg : std logic vector (2 DOWNTO 0);
       SIGNAL next sreg : std logic vector (2 DOWNTO 0);
20
       CONSTANT clear : std logic vector (2 DOWNTO 0) :="100";
       CONSTANT counting : std_logic_vector (2 DOWNTO 0) :="011";
       CONSTANT start : std logic vector (2 DOWNTO 0) :="001";
       CONSTANT stop : std_logic_vector (2 DOWNTO 0) :="111";
25
       CONSTANT stopped : std logic vector (2 DOWNTO 0) :="101";
26
       CONSTANT zero : std logic vector (2 DOWNTO 0) :="000";
27
28
       SIGNAL next clken : std logic;
29
30
       PROCESS (CLK, DCM_lock, reset, next_sreg, next_clken)
31
32
          IF ( reset='1' ) OR ( DCM lock='0' ) THEN
33
             sreg <= clear;</pre>
                                                              Código HDL
             clken <= '0';
34
          ELSIF CLK='1' AND CLK'event THEN
36
             sreg <= next sreg;</pre>
37
             clken <= next clken;
          END IF:
38
       END PROCESS:
```

Práctica 2: Project Navigator






- 1. Toolbar
- 2. Panel: Diseño
 - Vistas:
 - Implementation
 - Simulation
 - Jerarquía
 - Procesos
 - Informes/Resumen
 - Utilidades de diseño
 - Limitaciones usuario
 - Síntesis
 - Implementación
 - Generar Bitstream
 - Configurar dispositivo
- 3. Espacio de trabajo
- 4. Ventana de mensajes
 - Consola
 - Errores
 - Avisos
 - Búsqueda en ficheros



Procesos

- Informes/Resumen
- Utilidades de diseño
- Limitaciones usuario
- Síntesis
- Implementación
- Generar Bitstream
- Configurar dispositivo



El proceso o alguno de los procesos dependientes está caducado




VHDL: Conceptos iniciales

- Lenguaje de Descripción Hardware
- Sirven para:
 - Expresar ideas que modelan circuitos
 - Simular el circuito
 - Crear el circuito
 - Hacer bancos de pruebas
 - Documentar
- > ¡Ojo! No es un lenguaje de programación software

VHDL: La entidad y la arquitectura


Es una abstracción: Caja negra



VHDL: Puertos de una entidad (PORTS)




- PORTS: Son los canales de comunicación
- Tienen un nombre que debe ser único dentro de la entidad.
- Se define el modo o dirección del flujo de datos: entrada, salida, bidireccional, buffer.
- Se define el tipo para indicar los valores que puede tomar.
- Son una clase especial de señal a la que se le añade el modo: IN, OUT, BUFFER, INOUT



VHDL: Estructura de un diseño





VHDL: Tipos de datos básicos



- Los tipos de datos predefinidos son:
 - Escalares: integer, real, enumerated, physical
 - Compuestos: array, record
 - Punteros: access
 - Archivos: file
- Tipos básicos predefinidos IEEE-1076:
 - BIT: valor '0' o valor '1'. Modela señales digitales
 - BIT_VECTOR: es un array unidimensional de bits. Modela buses
 - INTEGER: tipo entero
 - BOOLEAN: 'TRUE' o 'FALSE'
 - REAL: tipo para números en coma flotante
 - ENUMERATED: Conjunto de valores definidos por el usuario.
 - Ejemplo: TYPE color IS (blanco, rojo, azul, negro)

VHDL: Tipo STD_LOGIC




- IEEE.standard_logic_1164
 - U: No inicializado, valor por defecto
 - X: Desconocido forzado. salida con múltiples fuentes en corto
 - 0: Cero forzado. Salida de una puerta con nivel lógico bajo
 - 1: Uno forzado. Salida de una puerta con nivel lógico alto
 - Z: Alta impedancia
 - W: Desconocido débil
 - L: Cero débil
 - H: Uno débil
 - -: No importa, se usa como comodín para la síntesis

VHDL: Señales



- El objeto básico es la señal, lo utilizamos para modelar hilos del circuito.
- Contiene también información del tiempo en el que toma el valor.
- Se declaran en la arquitectura, antes del BEGIN.
- Pueden tener un valor inicial (no en síntensis) :=
- Para asignar valores se utiliza <=</p>

Señales declaradas antes de BEGIN



VHDL: Constantes y variables



- Se declaran antes del BEGIN
- Las constantes pueden ser de cualquier tipo
- Las variables:
 - Almacenan valores, pero no tienen información temporal
 - Solamente son visibles en interior de un proceso y no en toda la arquitectura.
 - Los valores son asignados por medio de :=

