Diseño e implementación de un contador

1.- Introducción y objetivos

En esta práctica se van a implementar un contador cíclico de 0 a 9. Además de la descripción, la simulación y la síntesis, se completarán todas las fases del diseño digital en FPGA y se observará el resultado en una placa de desarrollo.

Posteriormente se añadirá al diseño el decodificador de 7 segmentos de la práctica P3 para poder observar la cuenta en un display de 7 segmentos. Con esto se persigue realizar un diseño con varios niveles jerárquicos familiarizando al alumno el empleo de las cláusulas COMPONENT y PORT MAP (que ya se han empleado en los test-bench).


2.- Descripción de un flip-flop tipo D en VHDL

En esta práctica vamos a emplear flip-flops tipo D con CE y RESET asíncrono para realizar el contador, así que habrá que crear un código VHDL de nombre **ffD_reset** para poder instanciar este componente en una entidad jerárquicamente superior. Crear un *VHDL Module* a tal fin con los puertos que se muestran en la figura. La arquitectura que describe la funcionalidad de este componente se muestra abajo.

```
38
    architecture Behavioral of ffD reset is
39
40
    begin
                                                         RESET
41
42
    process (clk, reset)
43
    begin
        if reset='1' then
44
45
           q <= '0';
46
        elsif (clk'event and clk='1') then
           if ce = '1' then
47
48
              q \ll d;
49
           end if:
50
        end if:
51
    end process;
52
    end Behavioral:
```

Sin entrar en pormenores, las ecuaciones booleanas que se implementaron en las prácticas anteriores son procesos implícitos, aunque también pueden expresarse según la sintaxis de la figura de arriba (proceso explícito empleando VHDL comportamental). En la línea 42 aparece la denominada lista de sensibilidad del proceso. Éste no se ejecutará a menos que haya un cambio en alguna de las señales presentes en esta lista.

Los procesos explícitos son muy importantes, ya que podemos describir un sistema digital de una manera algorítmica, facilitando la vida a los ingenieros electrónicos y reduciendo considerablemente el tiempo de diseño. El sintetizador se encargará de *traducir* esta descripción en el hardware oportuno (en este caso, el biestable de la figura).



3.- Diseño del contador

El contador a implementar se especifica a través de la siguiente tabla de transiciones:

QA	QB	QC	QD	QA^+	QB^+	QC^{+}	QD^{+}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0
1	0	1	0	X	X	X	X
1	0	1	1	X	X	X	X
1	1	0	0	X	X	X	X
1	1	0	1	X	X	X	X
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X


Como se aprecia, son necesarios 4 flip-flops para implementar el contador. Por otra parte, el estado siguiente de los flip-flops tipo D se rige por esta ecuación: $Q^+ = D$. Así,


las entradas a los 4 biestables se obtienen directamente de la parte derecha de la tabla. Simplificando, las funciones lógicas que deben atacar las entradas a los biestables son:

$$\begin{split} D_A &= Q_A \overline{Q_D} + Q_B Q_C Q_D \\ D_B &= Q_B \overline{Q_C} + Q_B \overline{Q_D} + \overline{Q_B} Q_C Q_D = Q_B (\overline{Q_C} + \overline{Q_D}) + \overline{Q_B} Q_C Q_D \\ D_C &= \overline{Q_A} \cdot \overline{Q_C} Q_D + \overline{Q_A} Q_C \overline{Q_D} = \overline{Q_A} (Q_C \oplus Q_D) \\ D_D &= \overline{Q_D} \end{split}$$

4.- Descripción VHDL del contador

Creamos un *VHDL Module*, llamado **contador**, con los puertos que aparecen en la figura:





Una vez finalizados los pasos del asistente, la plantilla generada para **contador.vhd** tiene la pinta que se muestra a continuación:


```
SE Text Editor - [contador.vhd]
File
      Edit
                Window
                       Layout
                     D D X D CI
4
      19
      20
          library IEEE;
          use IEEE.STD LOGIC 1164.ALL;
      21
          use IEEE.STD LOGIC ARITH.ALL;
      22
          use IEEE.STD LOGIC UNSIGNED.ALL;
      23
      24
          ---- Uncomment the following library declaration if ins
      25
          ---- any Xilinx primitives in this code.
      26
          --library UNISIM;
      27
      28
          -- use UNISIM. VComponents.all;
      29
          entity contador is
      30
              Port ( clk : in STD LOGIC;
      31
                      reset : in STD LOGIC;
      32
                      ce : in STD LOGIC;
      33
                      count : out STD LOGIC VECTOR (3 downto 0));
      34
      35
          end contador;
      36
          architecture Behavioral of contador is
      37
      38
          begin
      39
      40
      41
      42
          end Behavioral;
contador.vhd
                                                         Ln 1 Col 1 VHDL
```


Aquí tendremos que describir el contador que deseamos implementar, y que se muestra en el circuito de la siguiente página.

Como puede observarse, debemos usar el flip-flop tipo D que creamos en el apartado 2 para implementar el contador. De hecho, son necesarios 4 componentes de este tipo. Para ello debemos emplear las cláusulas COMPONENT y PORT MAP que ya hemos usado en las prácticas anteriores de manera automática cuando generamos los testbench. Para poder generar estas partes del código sin necesidad de escribir, operamos como se muestra a continuación.

IMPORTANTE:


Hacer clic con el botón derecho del ratón sobre *View HDL Instantiation Template* y elegir *Process Properties* para asegurarnos que el *HDL Instantiation Template Target Language* sea **VHDL**. Si pone **Verilog**, hay que cambiarlo. Recordad que estamos describiendo hardware usando VHDL, no Verilog.






Marcamos el fichero (o *source*) del cual queremos generar las instancias COMPONENT y PORT MAP (es decir, **ffD_reset.vhd**, ver figura). En la ventana de procesos, seleccionamos *View HDL Instantiation Template*.


Una vez comprobado todo esto, hacemos doble clic en *View HDL Instantiation Template* y creamos el fichero **ffD_reset.vhi** donde *vhi* es el acrónimo de *VHDL Instantiation*. Si todo lo hemos realizado correctamente, el aspecto que presenta esta porción de código debe ser parecido a la que figura en la siguiente página.





A continuación deberemos copiar la parte declarativa del componente (de la línea 9 a la 17 en la figura) y pegarlo en la zona declarativa del contador. Debemos hacer lo mismo con la instanciación (de la línea 19 a la 25). Todo esto se especifica en los dos puntos que aparecen en los comentarios en verde del propio documento generado.

En realidad, el PORT MAP debemos pegarlo 4 veces, ya que vamos a necesitar 4 biestables tipo D. La arquitectura del fichero **contador.vhd** debe quedar como se presenta en la figura de la siguiente página. Nótese que el nombre de los PORT MAPs ha sido cambiado a los nombres arbitrarios *unit_A*, *unit_B*, *unit_C* y *unit_D* (correspondientes a los biestables A, B, C y D), ya que el nombre con el que se identifica cada PORT MAP debe ser distinto.




Se puede observar la ventana correspondiente a la jerarquía del diseño del sistema para ver cómo ha cambiado después de las últimas operaciones realizadas. Ahora, del *top* del diseño (**contador**) cuelgan los 4 biestables tipo D que se sitúan en un nivel jerárquicamente inferior (parecen 4 códigos, pero es el mismo repetido 4 veces).

```
ISE Text Editor - [contador.vhd]
File
       Edit
            View
                 Window Layout
                                                         » = »
                    W D B X D O
                                        (A) (A)
€
           architecture Behavioral of contador is
      37
      38
E
      39
               COMPONENT ffD reset
              PORT (
      40
                  clk : IN std logic;
      41
                 reset : IN std logic;
      42
                  ce : IN std logic;
      43
                  d : IN std logic;
      44
                  q : OUT std logic
      45
      46
                  );
              END COMPONENT;
      47
%
      48
      49
          begin
      50
              unit A: ffD reset PORT MAP (
      51
                  c1k => ,
      52
                  reset => ,
      53
                  ce => ,
      54
      55
                  d => ,
      56
                  q =>
      57
              );
              unit B: ffD reset PORT MAP (
      58
                  c1k => ,
      59
                  reset => ,
      60
                  ce => ,
      61
                  d => ,
      62
      63
                  q =>
      64
              );
              unit_C: ffD_reset PORT MAP(
      65
                  c1k => ,
      66
                  reset => ,
      67
                  ce => ,
      68
                  d \Rightarrow ,
      69
      70
                  q =>
              );
      71
              unit_D: ffD_reset PORT MAP(
      72
                  c1k => ,
      73
      74
                  reset =>
                  ce => ,
      75
                  d => ,
      76
      77
                  q =>
              );
      78
           end Behavioral;
      79
                                                                    >
contador.vhd
                                                         Ln 1 Col 1 VHDL
```

Ahora sólo queda realizar las conexiones acordes al circuito que aparecía al principio del apartado y que se repite aquí por conveniencia. Empezamos por declarar las señales qa, qb, qc, qd, da, db, dc, dd, que serán conectadas a las entradas y salidas de datos de

los 4 biestables. Las entradas de *clk*, *reset* y *ce* son comunes a todos los biestables y quedan conectados directamente a los puertos de entrada con el mismo nombre.



```
49 signal qa, qb, qc, qd : std_logic;
50 signal da, db, dc, dd : std_logic;
```


Las entradas a los biestables (da, db, dc y dd) se expresan según se muestra a continuación, acorde con el circuito de arriba. También se muestra uno de los biestables (el D) con el mapeo ya realizado (hacer lo mismo con A, B, y C teniendo en cuenta que las entradas d y q son distintas en cada biestable).

```
unit_D: ffD_reset PORT MAP(
75
76
           clk => clk,
           reset => reset,
77
78
           ce => ce,
79
           d \Rightarrow dd
           q => qd
80
81
        );
82
83
        dd <= not qd;
84
        dc <= (not qa) and (qc xor qd);
        db <= (qb and (not qc or not qd)) or (not qb and (qc and qd));
85
86
        da <= (qa and not qd) or ((qb and qc) and qd);
87
88
           count <= qa & qb & qc & qd;
89
90
     -- count(0) <= qd;
91
     -- count(1) <= qc;
    -- count(2) <= qb;
92
    -- count(3) <= qa;
93
```


Sólo nos queda conectar el puerto de salida del contador (el bus *count*) a las salidas de los biestables. Para ello usamos el operador concatenación (&), por ejemplo (aunque se puede hacer como se muestra comentado en color verde).

5.- Simulación del contador

Creamos una *New Source*, que será un *VHDL Test Bench* que llamaremos **contador_tb.vhd** y que asociaremos a **contador.vhd** en el asistente. Cuando seleccionemos la vista para simulación al terminar con el asistente, ésta presentará el aspecto que aparece en la figura.




La plantilla que genera el asistente es muy completa. El sintetizador ha detectado que es un diseño secuencial y que la señal de reloj es *clk*. Para poder visualizar mejor la simulación, cambiaremos el valor del periodo de la señal de reloj a 10 ns y rellenaremos el último proceso del código como se muestra en la figura (cambiando el valor del tiempo de la línea 85 a 30 ns, por ejemplo).



```
ISE Text Editor (M.70d) - [contador_tb.vhd]
      Edit
           View
                 Window
                                                      8 X
  File
                        Layout Help
                     BOX
                               (a) >>
€
             -- Clock period definitions
      58
             constant clk period : time := 10 ns;
      59
ÞΞ
      60
      61
          BEGIN
      62
5
             -- Instantiate the Unit Under Test (UUT)
      63
      64
             uut: contador PORT MAP (
10
      65
                     clk => clk,
                     reset => reset,
      66
1
                    ce => ce,
      67
                     count => count
      68
%
      69
                  );
%
      70
             -- Clock process definitions
*
      71
             clk process :process
      72
      73
             begin
                 clk <= '0';
      74
      75
                wait for clk period/2;
                clk <= '1';
      76
                 wait for clk period/2;
      77
      78
             end process;
      79
             -- Stimulus process
      80
             stim proc: process
      81
      82
             begin
                -- hold reset state for 100ms.
      83
                reset <= '1'; ce <= '1';
      84
                wait for 30 ns;
      85
                reset <= '0';
                                                        H
      86
                wait for clk period*10;
      87
      88
      89
                -- insert stimulus here
      90
                wait;
      91
      92
             end process;
      93
      94
          END;
   ∢ | 111
contador tb.vhd
                          X
                                          Ln1 Col1 VHDL
```


Al ejecutar la simulación y operar con el zoom, veremos un cronograma como el de la figura. Puede apreciarse que, tras un *reset* de 30 ns, el circuito empieza a contar cíclicamente de 0 a 9, como pretendíamos al inicio de la práctica.

RECORDATORIO: Una sóla simulación simultáneamente.




5.- Selección de la placa de desarrollo

Para los siguientes pasos de la fase de diseño es necesario especificar el tipo de dispositivo FPGA sobre el que se a implementar las funciones lógicas. Si no se indicó al crear el proyecto, habrá que seleccionar la FPGA ahora.



Usar el botón derecho en la descripción de la FPGA actual y seleccionar *Design Properties*. Seleccionar la FPGA de la figura de abajo (Spartan3, XC3S200 y FT256).




6.- Asignación de pines de la FPGA

En este punto el diseñador puede abstraerse de todos los procesos que tienen lugar a partir de ahora. No obstante, el entorno permite modificar y seleccionar parámetros y características en todos estos procesos, a conveniencia por parte del propio diseñador.

Una de las cosas que puede hacer es lo que se denomina **restricciones de usuario** (**user constrains** en inglés). Estas restricciones pueden ser temporales (especificar unos ciertos requerimientos de velocidad, por ejemplo) o de ubicación (en qué lugar físico de la FPGA implementaremos nuestro circuito lógico) o de asignación de pines (en qué pines físicos del dispositivo FPGA pondremos nuestros puertos de entrada y salida).

La placa de desarrollo suele constar de una FPGA y ciertos periféricos conectados a ella que son útiles para comprobar en el propio circuito nuestro diseño. Estos periféricos suelen ser interruptores, botones, leds, displays, conectores serie, VGA y otros muchos.

Un ejemplo se presenta en el siguiente esquema:



ug130_c1_02_042704

En nuestro diseño deseamos conectar las entradas **reset** y **ce** a 2 interruptores como los de la figura (11), la entrada de reloj, **clk**, a un botón (13), y la salida **count** a 4 leds como los de la figura (12). Normalmente los fabricantes proveen en las hojas de características de sus placas de una serie de tablas que asocian cada periférico con un pin de la FPGA:

Table 4-1: Slider Switch Connections

Switch	SW7	SW6	SW5	SW4	SW3	SW2	SW1	SW0
FPGA Pin	K13	K14	J13	J14	H13	H14	G12	F12

Table 4-2: Push Button Switch Connections


Push Button	BTN3	BTN2	BTN1	BTN0
FPGA Pin	L14	L13	M14	M13


Table 4-3: LED Connections to the Spartan-3 FPGA

LED	LD7	LD6	LD5	LD4	LD3	LD2	LD1	LD0
FPGA Pin	P11	P12	N12	P13	N14	L12	P14	K12

Para realizar la asignación debemos crear una nueva fuente (*New Source*). En el asistente seleccionamos *Implementation Constraints File*. Esto generará un fichero de texto con extensión UCF (acrónimo de *User Constraints File*) en el que introduciremos la asignación de pines a cada puerto de entrada o salida de nuestro diseño.


En la figura aparece un ejemplo de asignación de pines para una FPGA Spartan-3 XS200. El profesor proporcionará la información de los pines de la FPGA de la que se disponga ese día en el laboratorio.





En la última línea de **contador.ucf**, se especifica que no usaremos una línea de reloj dedicada a tal fin para nuestra señal de reloj (con ello podremos conectar nuestro puerto de reloj a cualquier pin, por ejemplo a un botón de la placa).

7.- Implementación y generación del fichero de configuración



Los últimos pasos del diseño se realizan el ejecutando comando Generate Programming File. Haciendo esto, se ejecutarán todos los pasos necesarios para diseño implementar el (Implement Design: Translate, Map, y Place & Route). Si todo va bien, aparecerá en cada una de estas fases un icono confirmativo de color verde, como en la figura, salvo un warning, que nos avisa que la línea de reloj no es dedicada (así lo impusimos) y el diseño no será óptimo en velocidad.


Si todo se ha ejecutado satisfactoriamente se generará el archivo **contador.bit**, con toda la información para configurar satisfactoriamente la FPGA. El profesor le indicará cómo.

Al configurar la FPGA correctamente, los leds seleccionados como salida empezarán a contar en binario a media que pulsamos el botón de reloj (siempre que *reset* esté a 0 y *ce* a 1)


QA	QB	QC	QD
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

8.- Visualización de la salida en un display de 7 segmentos

A continuación deseamos visualizar nuestra cuenta en un display de 7 segmentos, así que habrá que importar el código VHDL creado en la práctica anterior (se aconseja primero copiar el fichero en cuestión a la carpeta donde se localiza nuestro proyecto actual) usando el comando *Add Source*. Si hacemos esto correctamente, aparecerá el decodificador en la ventana de jerarquía:



Creamos un nuevo *VHDL Module* llamado por ejemplo **sistema.vhd**, en el que integraremos el contador y el decodificador tal como se aprecia en la figura.



En la nueva plantilla generada, debemos colocar un COMPONENT y un PORT MAP, por cada elemento que queremos integrar. Para realizar este paso de una manera rápida hay que seguir los pasos especificados en el apartado 4. Sólo resta completar el conexionado rellenando la parte derecha de los PORT MAPs (habrá que crear una señal interna *std_logic_vector(3 downto 0)* para conectar los dos bloques. Haciendo esto, la descripción del sistema total queda como se aprecia en la figura:

~

~ V

< <u>B</u>ack

6

Next >

Cancel

reset

More Info

led


in


out


```
ISE Text Editor - [sistema.vhd]
File
       Edit
           View
                 Window
                       Layout
                    8 0 1 × 10 0
•
      36
           architecture Behavioral of sistema is
      37
匯
      38
              COMPONENT decodificador
      39
              PORT (
      40
                 bcd : IN std logic vector (3 downto 0);
      41
                 led : OUT std logic vector(6 downto 0)
      42
      43
              END COMPONENT;
      44
      45
              COMPONENT contador
      46
              PORT (
      47
                 clk : IN std logic;
      48
                 reset : IN std logic;
      49
                 ce : IN std logic;
      50
                 count : OUT std logic vector (3 downto 0)
      51
      52
                 );
              END COMPONENT;
      53
      54
      55
              signal count : std logic vector (3 downto 0);
      56
           begin
      57
      58
      59
              Inst decodificador: decodificador PORT MAP (
                 bcd => count,
      60
                 led => led
      61
      62
              );
      63
              Inst contador: contador PORT MAP (
      64
                 clk => clk,
      65
                 reset => reset,
      66
                 ce => ce,
      67
                 count => count
      68
      69
              );
      70
      71
           end Behavioral;
    <
sistema.vhd
                                                  Ln 1 Col 1 VHDL
```

El siguiente paso consistiría en realizar una simulación del sistema total. No obstante, ya hemos comprobado que el contador y el decodificador funcionan correctamente y en el nivel superior únicamente los conectamos (no generamos lógica). En este caso, estimamos que la simulación no es necesaria y no saltamos ese paso.

Por último, hay que crear un nuevo fichero UCF en el que se debe tener en cuenta que los pines de salida han cambiado. Borramos, pues, **contador.ucf** del proyecto y generamos uno nuevo (**sistema.ucf**), teniendo en cuenta para la salida los pines conectados al display:








La ventana de jerarquía presenta ahora el aspecto que se muestra a la izquierda.

Ya estamos listos para realizar el resto de fases de diseño y configurar la FPGA con el fichero **sistema.bit**. Deberíamos observar en el display de la placa la cuenta cíclica que se muestra en la parte inferior.



9.- Ejercicios



- 1. Ejecutar el comando *View RTL Schematic*. Observar los resultados que se obtienen.
- 2. Ejecutar el comando *View Technology Schematic*. Observar los resultados que se obtienen.
- 3. Ejecutar el *FPGA Editor*. Con este comando podemos observar cómo queda configurada la FPGA por dentro. Emplear el zoom para obtener un mayor nivel de detalle. Seleccionar una celda lógica o *slice* que esté usado y mirar su contenido haciendo doble clic en el mismo.
- 4. Repetir el contador con el código VHDL comportamental que se muestra. Es necesario usar las librerías que se muestran.

```
library IEEE:
    use IEEE STD LOGIC 1164 ALL;
21
    use IEEE.STD LOGIC ARITH.ALL;
22
    use IEEE.STD LOGIC UNSIGNED.ALL;
23
2.4
    architecture Behavioral of contador2 is
32
33
34
    signal int count : STD LOGIC VECTOR (3 downto 0);
35
36
   begin
37
38
    process (clk, reset)
39
   begin
40
       if reset='1' then
          int count <= (others => '0');
41
       elsif clk='1' and clk'event then
42
          if ce='1' then
43
             int count <= int count + 1;
44
45
          end if:
       end if:
46
47
    end process;
48
49
    count <= int_count;
50
    end Behavioral;
51
```