Progetto di Reti Logiche AA 2019-2020 Prof. PALERMO

Professore: Gianluca Palermo

Professore di supporto: Antonio Rosario Miele

Il seguente progetto è stato eseguito in gruppo.

I componenti del gruppo sono: - Simeoni Raffaele codice persona: 10527107

- Vangi Gabriele codice persona: 10567226

SPECIFICA DEL PROGETTO

Descrizione generale

La specifica del progetto è ispirata al metodo di codifica a bassa dissipazione di potenza denominato "Working Zone". Il metodo di codifica Working Zone si usa per trasformare il valore di un indirizzo quando questo viene trasmesso, se appartiene a certi intervalli (detti appunto working-zone). Una working-zone è definita come un intervallo di indirizzi di dimensione fissa (Dwz) che parte da un indirizzo base. All'interno dello schema di codifica possono esistere multiple working-zone (Nwz). Lo schema modificato di codifica da implementare è il seguente:

- se l'indirizzo da trasmettere (ADDR) non appartiene a nessuna Working Zone, esso viene trasmesso così come è, e un bit addizionale rispetto ai bit di indirizzamento (WZ_BIT) viene messo a O. In pratica dato ADDR, verrà trasmesso WZ_BIT=O concatenato ad ADDR (WZ_BIT & ADDR, dove & è il simbolo di concatenazione);
- se l'indirizzo da trasmettere (ADDR) appartiene ad una Working Zone, il bit addizionale WZ_BIT è posto a 1, mentre i bit di indirizzo vengono divisi in 2 sotto campi rappresentanti:
 - o II numero della working-zone al quale l'indirizzo appartiene WZ_NUM, che sarà codificato in binario
 - L'offset rispetto all'indirizzo di base della working zone WZ_OFFSET, codificato come one-hot

Codifica one hot per gli offset da O a 3:

- WZ_OFFSET = 0 è codificato one hot come 0001;
- WZ_OFFSET = 1 è codificato one hot come 0010;
- WZ OFFSET = 2 è codificato one hot come 0100;
- WZ_OFFSET = 3 è codificato one hot come 1000;

Dati

I dati ciascuno di dimensione 8 bit sono memorizzati in una memoria con indirizzamento al Byte partendo dalla posizione 0. Anche l'indirizzo che è da specifica di 7 bit viene memorizzato su 8 bit. Il valore dell'ottavo bit sarà sempre zero.

- Le posizioni in memoria da 0 a 7 sono usate per memorizzare gli otto indirizzi base delle working-zone:
- O Indirizzo Base WZ O
- ...
- 7 Indirizzo Base WZ 7
- La posizione in memoria 8 avrà al suo interno il valore (indirizzo) da codificare (ADDR);
- La posizione in memoria 9 è quella che deve essere usata per scrivere, alla fine, il valore codificato secondo le regole precedenti.

Note ulteriori sulla specifica

Il modulo partirà nella elaborazione quando un segnale START in ingresso verrà portato a 1. Il segnale di START rimarrà alto fino a che il segnale di DONE non verrà portato alto; Al termine della computazione (e una volta scritto il risultato in memoria), il modulo da progettare deve alzare (portare a 1) il segnale DONE che notifica la fine dell'elaborazione. Il segnale DONE deve rimanere alto fino a che il segnale di START non è riportato a 0. Un nuovo segnale start non può essere dato fin tanto che DONE non è stato riportato a zero. Se a questo punto viene rialzato il segnale di START, il modulo dovrà ripartire con la fase di codifica.


Interfaccia del Componente

Il componente da descrivere deve avere la seguente interfaccia.


In particolare:


- i_clk è il segnale di CLOCK in ingresso generato dal TestBench;
- i_start è il segnale di START generato dal Test Bench;
- i_rst è il segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- i_data è il segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura;
- o_address è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o_done è il segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- o_en è il segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o_we è il segnale di WRITE ENABLE da dover mandare alla memoria (=1) per poter scriverci. Per leggere da memoria esso deve essere 0;
- o_data è il segnale (vettore) di uscita dal componente verso la memoria.

ARCHITETTURA e FUNZIONAMENTO



Inizialmente il modulo si trova nello stato RESET, nel quale resterà fino a quando il segnale START in ingresso verrà portato a 1, a quel punto i Il modulo partirà nella elaborazione leggendo l'indirizzo da codificare dall'indirizzo di memoria prescelto. Lo stato WAIT_STATUSO, nonostante non compia alcuna operazione, serve a far passare un ciclo di clock, permettendo al modulo la corretta lettura dalla memoria. Nello stato START l'indirizzo letto viene salvato in una variabile e si inizia con la codifica. Il segnale di START rimarrà alto fino a che il segnale di DONE non verrà portato alto.






Sono presenti 8 blocchi composti da questi tre stati, ognuno per una Working Zone, i quali eseguono i seguenti compiti:

- ADDRn: legge l'indirizzo della n-esima Working Zone dalla memoria
- -WAIT_STATUSn: fa passare un ciclo di clock per la corretta lettura dell'indirizzo

-READMEMORYn: confronta l'indirizzo da codificare (quello salvato durante lo stato START) con quello appena letto (e i suoi tre indirizzi successivi). Se trova un riscontro ricostruisce wz_NUM in base al numero n del blocco e wz_OFFSET in base a quale indirizzo ha ottenuto il riscontro, li salva in due variabili e salta allo stato SI_WZ. Se NON trova un riscontro passa al blocco successivo.



Alla fine di questo processo se l'indirizzo non è stato associato a nessuna Working Zone ci troveremo nello stato NO_WZ. Strutturare il modulo in questo modo gli permette di saltare subito allo stato SI_WZ in caso di riscontro, evitando di passare per stati inutili. Il cammino massimo si ha infatti solo nel caso in cui l'indirizzo da codificare non sia presente in nessuna Working Zone.


SI_WZ= In questo stato il bit addizionale WZ_BIT è posto a 1, e viene concatenato con le due variabili inizializzate nello stato READMEMORYn che ha ottenuto riscontro positivo, contenenti:

- o II numero della Working-zone al quale l'indirizzo appartiene WZ_NUM, codificato in binario.
- o L'offset rispetto all'indirizzo di base della Working zone WZ_OFFSET, codificato come one-hot.

E viene poi inviato all'indirizzo di memoria indicato.

NO_WZ= In questo stato, l'indirizzo viene trasmesso così come è, e un bit addizionale rispetto ai bit di indirizzamento (WZ_BIT) viene messo a O

Indipendentemente dal fatto che ci si trovi nell'uno o nell' altro stato, si passerà allo stato **Scrittura** nel quale si aspetta il clock affinché la scrittura sia completata.



Terminata la fase di scrittura si passa nello stato Done dove il segnale di done viene portato a 1.

Dopodichè si entra nello stato **Condizione_Done** dove si aspetta che il segnale di start scenda a O per poter riportare il segnale DONE a O e tornare nello stato di Reset così che la macchina sia pronta ad effettuare un'altra elaborazione.

RISULTATI SPERIMENTALI

- REPORT DI SINTESI:

Detailed RT	'L Compo	nent I	nfo :			
+Adders	-					
2	Input	9	Bit	Adders	:=	3
+Registe	rs:					
-		16	Bit	Registers	:=	1
		8	Bit	Registers	:=	2
		4	Bit	Registers	:=	1
		3	Bit	Registers	:=	1
		1	Bit	Registers	:=	3
+Muxes :						
32	Input	8	Bit	Muxes	:=	1
32	Input	5	Bit	Muxes	:=	1
66	Input	5	Bit	Muxes	:=	1
4	Input	4	Bit	Muxes	:=	1
2	Input	3	Bit	Muxes	:=	3
32	Input	3	Bit	Muxes	:=	1
2	Input	1	Bit	Muxes	:=	3
32	Input	1	Bit	Muxes	:=	10

Report	Cell	Usage:
+	+	+

i	Cell	Count
+	-+	++
1	BUFG	1
12	CARRY4	3
3	LUT1	3
4	LUT2	10
15	LUT3	14
16	LUT4	10
7	LUT5	4
8	LUT6	26
19	FDCE	5
10	FDRE	30
11	IBUF	11
12	OBUF	27
+	-+	++

Report Instance Areas:

+	+	+	+		+
	Instance	Module	Cel	lls	
+	+	+	+		+
1	top		1	144	
+	+	+	+		+

Slice Logic

+	+ Use	+	Fixed	+	 Available	+ - I	+ []+i1%
+	+	+		-+		+-	+
Slice LUTs*	5	3	0	İ	134600	İ	0.04
LUT as Logic	5	3	0		134600		0.04
LUT as Memory		0	0		46200		0.00
Slice Registers	3	5 I	0		269200		0.01
Register as Flip Flop	3	5	0		269200		0.01
Register as Latch		0	0		269200		0.00
F7 Muxes		0	0		67300		0.00
F8 Muxes		0	0		33650		0.00
+	+	+		+		+-	+

Memory

Site Type Used Fixed Available Util% +	т.		т.		Ι.				Τ.		ı
Block RAM Tile 0 0 365 0.00	į	Site Type	İ	Used	İ	Fixed	İ	Available	İ	Util%	•
RAMB18 0 0 730 0.00		Block RAM Tile RAMB36/FIFO*	1	0	 	0	 	365 365	i I	0.00	

DSP

+		 -+-	 -+-	 -+-		+-	 +
					Available		
					740		
	DSPs				740 		
+		 -+-	 -+-	 -+-		-+-	 . +

IO and GT Specific

+	+	-+-		+	++
Site Type	Used	Ì	Fixed	Available	Util%
Bonded IOB	38		0	285	13.33
Bonded IPADs	0		0	14	0.00
Bonded OPADs	0		0	8	0.00
PHY CONTROL	0	1	0	10	0.00
PHASER REF	0		0	10	0.00
OUT FIFO	0		0	40	0.00
IN FIFO	1 0	1	0	1 40	0.00
IDELAYCTRL	1 0	1	0	10	0.00
IBUFDS	0		0	274	0.00
GTPE2 CHANNEL	0		0	4	0.00
PHASER OUT/PHASER OUT PHY	1 0	1	0	1 40	0.00
PHASER IN/PHASER IN PHY	0	1	0	40	0.00
IDELAYE2/IDELAYE2 FINEDELAY	0	1	0	500	0.00
IBUFDS GTE2	0	1	0	1 2	0.00
ILOGIC	0	1	0	285	0.00
OLOGIC	1 0	1	0	285	0.00
+	+			+	


Clocking

+	+	+	+	++
Site Type	Used +		Available	Util%
BUFGCTRL	1	0	32	3.13
BUFIO	0	0	40	0.00
MMCME2_ADV	0	0	10	0.00
PLLE2 ADV	0	0	10	0.00
BUFMRCE	0	0	20	0.00
BUFHCE	0	0	120	0.00
BUFR	0	0	40	0.00
+	+	+	+	++

Primitives

+	Ref Name	+- 	Used	++ Functional Category
+	FDRE OBUF LUT6 LUT3 IBUF LUT4 LUT2 FDCE LUT5 LUT1 CARRY4	+-	30 27 26 14 11 10 10 5 4 3	Flop & Latch IO IO LUT LUT IO LUT LUT LUT LUT LUT LUT LUT LUT LUT LUT LUT LUT LUT LUT
+	BUFG 	 +-		Clock ++

SIMULAZIONI E TEST BENCH



Sono stati eseguiti numerosi test bench per verificare che il modulo implementato soddisfasse le specifiche richieste, in particolare:

- -MULTISTART: una volta codificato l'indirizzo, qualora il modulo riceva un altro segnale di START, sia in grado di ripartire in una nuova fase di codifica di un nuovo indirizzo.
- -INDIRIZZO PRESENTE: nel caso in cui l'indirizzo sia contenuto in una Working Zone, questo sia codificato in modo corretto e il modulo non proceda inutilmente nelle successive WZ. (come l'esempio dell'immagine qui sopra riportata)
- -INDIRIZZO NON PRESENTE: nel caso in cui l'indirizzo non sia contenuto in una Working Zone, questo sia codificato in modo corretto.
- -MULTISTART CON RESET: verifica che il modulo funzioni correttamente anche nel caso in cui debba ripartire in una nuova codifica, ma con la presenza di un segnale di RESET. (come l'esempio dell'immagine qui sopra riportata. In corrispondenza della linea gialla riparte una nuova codifica)
- -RESET ASINCRONO: verifica che il componente, nel caso in cui riceva un segnale RESET asincrono, continui a funzionare correttamente.

I test bench sono stati eseguiti sia pre che post-sintesi.

CONSLUSIONI:

Abbiamo deciso di implementare un modulo che tenesse in locale meno informazioni possibili e che dialogasse con la memoria chiedendole solo le informazioni necessarie per passare al prossimo stato;

cioè un modulo che evitasse di prelevare dalla memoria tutti gli indirizzi delle Working Zone senza che ce ne fosse effettivamente bisogno.