Multiplicador 8bits

Adriana Raffaella dos Santos Fonseca

¹Escola Superior de Tecnologia – Universidade do Estado do Amazonas (UEA) Manaus – AM – Brasil

ardsf.eng23@uea.edu.br

1. Introdução

Este documento apresenta o projeto e a implementação de um multiplicador de 8 bits em Verilog. O multiplicador é um componente fundamental em sistemas digitais, sendo essencial para operações aritméticas em processadores e outras unidades lógicas. Este projeto visa demonstrar o funcionamento de um multiplicador sequencial baseado no algoritmo de "shift-and-add", amplamente utilizado devido à sua simplicidade e eficiência. Serão detalhadas as seções de funcionamento, a descrição em Verilog dos módulos envolvidos (multiplicador e multiplexadores auxiliares) e a bancada de teste para validação do seu comportamento.

2. Funcionamento do Multiplicador




Figura 1. Diagrama do funcionamento do multiplicador.

O multiplicador de 8 bits implementado neste projeto utiliza o algoritmo de "shift-and-add" (deslocamento e soma). Este algoritmo funciona da seguinte forma:

1. Inicialmente, o **produto** é zerado, o **multiplicando** é carregado em um registrador de 16 bits (B), e o **multiplicador** é carregado em um registrador de 8 bits (A). Um contador (count) é inicializado com o número de bits do multiplicador (8, neste caso).

- 2. Em cada ciclo de clock, o bit menos significativo do registrador **A** (multiplicador) é verificado.
 - Se o bit for '1', o valor do registrador B (multiplicando deslocado) é adicionado ao produto.
 - Se o bit for '0', nenhuma soma é realizada.
- 3. Em seguida, o registrador **B** é deslocado para a esquerda em uma posição, e o registrador **A** é deslocado para a direita em uma posição.
- 4. O contador é decrementado.
- 5. Este processo se repete por 8 ciclos (ou até o contador chegar a zero).
- 6. Ao final dos 8 ciclos, o registrador **produto** conterá o resultado da multiplicação. Um sinal de **fim** é ativado para indicar a conclusão da operação.

Este método simula a multiplicação manual, onde a soma de parcelas parciais (multiplicando vezes cada bit do multiplicador, com os devidos deslocamentos) resulta no produto final.

3. Descrição em verilog

A implementação do multiplicador é dividida em três módulos Verilog: multi_8b, mux8x1_8b e mux8x1_16b.

3.1. Módulo multi_8b

Este é o módulo principal do multiplicador.

```
module multi 8b(
         input clk,
2
         input rst,
3
         input inicio,
4
         input [15:0] multiplicando,
5
          input [7:0] multiplicador,
6
         output reg [15:0] produto,
7
         output reg fim
8
9
       );
10
         reg [7:0] A;
11
         reg [15:0] B;
12
          reg [3:0] count;
13
         wire [15:0] w_soma, w_shiftB;
14
         wire [7:0] w_shiftA;
15
16
17
          always @(posedge clk or posedge rst) begin
            if (rst) begin
18
              produto <= 0;
19
              A <= 0;
20
              B <= 0;
21
              count <= 0;
22
              fim \ll 0;
23
            end else if (inicio) begin
24
              A <= multiplicador;
25
              B <= multiplicando;</pre>
26
              count <= 8;
27
              produto <= 0;
28
              fim \ll 0;
```

```
end else if (count > 0) begin
30
              if (A[0] == 1) begin
31
                produto <= w_soma;</pre>
32
33
              end
              B <= w_shiftB;
34
              A <= w_shiftA;
35
              count <= count - 1;</pre>
36
              if (count == 1)
37
                fim <= 1;
            end
39
         end
40
41
         mux8x1_16b \ mux_soma \ (.a(produto), .b(B), .x(1'b0), .y(1'b0), .z
42
              (1'b0), .s(w_soma);
         mux8x1_16b mux_shiftB (.a(B), .b(16'b1), .x(1'b0), .y(1'b1), .z
43
              (1'b0), .s(w_shiftB);
         \max 8x1_8b \max_shiftA (.a(A), .b(8'b1), .x(1'b0), .y(1'b1), .z(1'
             b1), .s(w_shiftA));
45
       endmodule
```

3.2. Módulo mux8x1_8b

Este módulo implementa um multiplexador 8x1 para operar com dados de 8 bits, realizando diferentes operações aritméticas e lógicas com base nas entradas de seleção x, y, z [Pedro Souza 2020].

```
module mux8x1_8b (
             input [7:0] a, b,
2
3
             input x, y, z,
             output reg [7:0] s
4
   );
5
6
7
             always@*
            begin
8
                      case (\{x, y, z\})
                                3'b000: s = a + b;
10
                                3'b001: s = a - b;
11
12
                                3'b010: s = a << b;
                                3'b011: s = a >> b;
13
                                3'b100: s = a \& b;
14
                                3'b101: s = a \mid b;
15
                                3'b110: s = a \hat{b};
16
                                3'b111: s = ^a;
17
                      endcase
18
19
             end
20
   endmodule
21
```

3.3. Módulo mux8x1_16b

Similar ao mux8x1_8b, mas projetado para operar com dados de 16 bits.

```
module mux8x1_16b (
input [15:0] a, b,
```

```
input x, y, z,
            output reg [15:0] s
5
   );
6
7
            always@*
8
            begin
                      case (\{x, y, z\})
9
                               3'b000: s = a + b;
10
                               3'b001: s = a - b;
11
                               3'b010: s = a << b;
12
                               3'b011: s = a >> b;
13
                               3'b100: s = a \& b;
14
                               3'b101: s = a \mid b;
15
                               3'b110: s = a ^ b;
16
                               3'b111: s = ^a;
17
18
                      endcase
            end
19
20
   endmodule
21
```

4. Teste do Multiplicador

Para verificar o correto funcionamento do multiplicador, uma bancada de teste (tb_multi_8b) foi desenvolvida em Verilog. Esta bancada de teste simula diferentes cenários de entrada e verifica se a saída (produto) corresponde ao valor esperado.

A bancada de teste inclui:

- 1. Um **clock** com período de 10 ns.
- 2. Um **reset** inicial para garantir que o sistema comece em um estado conhecido.
- 3. Três casos de teste com diferentes valores para multiplicando e multiplicador:
 - **Teste 1:** 25 x 12, esperando 300.
 - **Teste 2:** 10 x 12, esperando 120.
 - **Teste 3:** 2 x 3, esperando 6.
- 4. Para cada teste, a bancada aguarda o sinal de fim para validar o resultado, exibindo mensagens de sucesso ou erro.

A seguir, o código da bancada de teste:

Listing 1. Bancada de Teste do Multiplicador

```
module tb_multi_8b;
     reg clk;
2
     reg rst;
3
     reg inicio;
4
     reg [15:0] multiplicando;
     reg [7:0] multiplicador;
6
     wire [15:0] produto;
7
     wire fim;
8
9
    multi_8b uut (
10
       .clk(clk),
11
       .rst(rst),
12
       .inicio(inicio),
```

```
.multiplicando (multiplicando),
14
       .multiplicador (multiplicador),
       .produto(produto),
16
       .fim(fim)
17
18
     );
19
     // Clock de 10 ns
20
     always #5 clk = ~clk;
21
22
     initial begin
23
       clk = 0;
24
       rst = 1;
25
       inicio = 0;
26
       multiplicando = 0;
27
       multiplicador = 0;
28
29
       #20;
       rst = 0;
30
31
       // === Teste 1 ===
32
       multiplicando = 16'd25;
33
       multiplicador = 8'd12;
34
       @(negedge clk); inicio = 1;
35
       @(negedge clk); inicio = 0;
36
37
       // Espera fim com timeout
38
       repeat (100) @(posedge clk);
39
       if (fim) begin
40
          $display("Teste_1:_25_x_12_=_%d", produto);
41
          if (produto !== 16'd300)
42
            $display("Erro:_Esperado_300");
43
          else
44
            $display("Sucesso!");
45
       end else begin
46
          $display("Erro:_timeout_no_Teste_1");
47
       end
48
49
50
       // Reset
       rst = 1; @(negedge clk); rst = 0;
51
52
       // === Teste 2 ===
53
       multiplicando = 16'd10;
54
       multiplicador = 8'd12;
55
       @(negedge clk); inicio = 1;
56
       @(negedge clk); inicio = 0;
57
58
       repeat (100) @(posedge clk);
59
60
       if (fim) begin
61
          $display("Teste_2:_10_x_12_=_%d", produto);
          if (produto !== 16'd120)
62
            $display("Erro:_Esperado_120");
63
          else
64
            $display("Sucesso!");
65
       end else begin
66
          $display("Erro:_timeout_no_Teste_2");
67
       end
69
```

```
// Reset
70
       rst = 1; @(negedge clk); rst = 0;
71
72
       // === Teste 3 ===
73
       multiplicando = 16'd2;
74
75
       multiplicador = 8'd3;
       @(negedge clk); inicio = 1;
76
       @(negedge clk); inicio = 0;
77
       repeat (100) @(posedge clk);
79
       if (fim) begin
80
         $display("Teste_2:_2_x_3_=_%d", produto);
81
         if (produto !== 16'd6)
82
            $display("Erro: Esperado 6");
83
84
         else
            $display("Sucesso!");
85
       end else begin
86
         $display("Erro:_timeout_no_Teste_3");
87
       end
88
89
       #20;
       $finish;
91
     end
92
   endmodule
```

5. Conclusão

Este trabalho apresentou o projeto e a implementação de um multiplicador de 8 bits utilizando a linguagem Verilog. O multiplicador foi desenvolvido com base no algoritmo de "shift-and-add", que se mostrou eficaz para a operação de multiplicação sequencial. A modularização do design, com a criação de módulos de multiplexadores dedicados para 8 e 16 bits, contribuiu para a clareza e reusabilidade do código. A bancada de teste demonstrou a funcionalidade correta do multiplicador para os casos testados, validando o comportamento esperado. Este projeto serve como uma base sólida para a compreensão e implementação de circuitos aritméticos digitais mais complexos.

Referências

Pedro Souza (2020). Unidade lógico-aritmética usando a abordagem comportamental. https://youtu.be/Ynymty6-5dM?si=FaJCLkKACpb70bV4.