

Divisor 8bits

Adriana Raffaella dos Santos Fonseca

¹Escola Superior de Tecnologia – Universidade do Estado do Amazonas (UEA)
Manaus – AM – Brasil

ardsf.eng23@uea.edu.br

1. Introdução

Este documento apresenta o projeto e a implementação de um **divisor de 8 bits** utilizando a linguagem de descrição de hardware **Verilog**. O divisor foi projetado para operar de forma síncrona, recebendo dois números de 8 bits, um dividendo (A) e um divisor (B), e fornecendo como saída o quociente e o resto da operação. A arquitetura se baseia no algoritmo de divisão por subtrações e deslocamentos sucessivos, comumente empregado em sistemas digitais. O objetivo principal é demonstrar a funcionalidade e a corretude do módulo de divisão através de simulações e testes, garantindo sua robustez para futuras integrações em projetos de maior complexidade.

2. Funcionamento do divisor




Figura 1. Diagrama de implementação do divisor.

O módulo ‘div_8b’ implementa um divisor não restaurador, otimizado para divisão de números de 8 bits baseado em partes no diagrama da figura 1. A operação é controlada por um relógio (‘clk’), um sinal de reset (‘rst’) e um sinal de início (‘inicio’).

O algoritmo funciona da seguinte forma:

1. **Inicialização:** Ao detectar um reset (‘rst’), todos os registradores (resto, divisor, quociente, count, fim, busy) são zerados para garantir um estado inicial conhecido.
2. **Início da Divisão:** Quando o sinal ‘inicio’ é ativado e o módulo não está ocupado (‘!busy’), o processo de divisão é iniciado. O dividendo (A) é carregado na parte

Iteração	Passo	Quociente	Divisor	Resto
0	Valores iniciais	0000	0010 0000	0000 0111
1	1: Resto = Resto - Div	0000	0010 0000	0110 0111
	2b: Resto < 0 \Rightarrow +Div, sll Q, Q0 = 0	0000	0010 0000	0000 0111
	3: Deslocamento do Divisor 1 bit à direita	0000	0001 0000	0000 0111
2	1: Resto = Resto - Div	0000	0001 0000	0111 0111
	2b: Resto < 0 \Rightarrow +Div, sll Q, Q0 = 0	0000	0001 0000	0000 0111
	3: Deslocamento do Divisor 1 bit à direita	0000	0000 1000	0000 0111
3	1: Resto = Resto - Div	0000	0000 1000	0111 1111
	2b: Resto < 0 \Rightarrow +Div, sll Q, Q0 = 0	0000	0000 1000	0000 0111
	3: Deslocamento do Divisor 1 bit à direita	0000	0000 0100	0000 0111
4	1: Resto = Resto - Div	0000	0000 0100	0000 0011
	2a: Resto \geq 0 \Rightarrow sll Q, Q0 = 1	0001	0000 0100	0000 0011
	3: Deslocamento do Divisor 1 bit à direita	0001	0000 0010	0000 0011
5	1: Resto = Resto - Div	0001	0000 0010	0000 0001
	2a: Resto \geq 0 \Rightarrow sll Q, Q0 = 1	0011	0000 0010	0000 0001
	3: Deslocamento do Divisor 1 bit à direita	0011	0000 0001	0000 0001

Figura 2. Exemplo do processo de divisão.

menos significativa do registrador ‘resto’ de 16 bits, e o divisor (B) é posicionado na parte mais significativa do registrador ‘divisor’ de 16 bits (equivalente a $B \ll 8$). Um contador ‘count’ é inicializado com o valor 8, indicando 8 iterações para a divisão de 8 bits. O sinal ‘busy’ é ativado.

3. **Processo Iterativo:** Enquanto o módulo está ocupado (‘busy’) e o contador ‘count’ é maior que zero, o algoritmo realiza as seguintes etapas a cada ciclo de clock:

- O registrador ‘resto’ é deslocado para a esquerda em 1 bit (‘resto = resto \ll 1’).
- É feita uma comparação entre a parte mais significativa do ‘resto’ (os 8 bits mais à esquerda, ‘resto[15:8]’) e o divisor (‘divisor \gg 8’, que é o valor original de B).
- Se ‘resto[15:8]’ for maior ou igual ao divisor, o divisor é subtraído de ‘resto[15:8]’, e o bit menos significativo de ‘resto’ (‘resto[0]’) é definido como 1 (indicando que o bit do quociente é 1).
- Caso contrário, ‘resto[0]’ é definido como 0 (indicando que o bit do quociente é 0).
- O contador ‘count’ é decrementado.

4. **Finalização:** Quando ‘count’ atinge 1 (indicando a última iteração), o resultado é finalizado. O quociente é armazenado nos 8 bits menos significativos de ‘resto’ (‘resto[7:0]’), e o resto final é obtido dos 8 bits mais significativos de ‘resto’ (‘resto[15:8]’). Os sinais ‘fim’ e ‘busy’ são ativados e desativados, respectivamente, para indicar a conclusão da operação.

Este método garante que a divisão seja realizada em um número fixo de ciclos de clock (8 ciclos para um divisor de 8 bits) após o sinal de ‘início’.

3. Descrição em verilog

A seguir, é apresentada a descrição do módulo Verilog para o divisor de 8 bits (‘div_8b’).

```

1 module div_8b (
2     input clk, rst, inicio,
3     input [7:0] A, B, //Entradas dividendo e divisor
4     output reg [7:0] quociente,
5     output reg fim,
6     output reg [15:0] resto_out
7 );

```

```

8
9     reg [15:0] divisor;
10    reg [15:0] resto;
11    reg [3:0] count;
12    reg busy; //indica que a divis~ao esta em andamento
13
14    always @(posedge clk or posedge rst) begin
15        if (rst) begin
16            resto <= 0;
17            divisor <= 0;
18            quociente <= 0;
19            resto_out <= 0;
20            count <= 0;
21            fim <= 0;
22            busy <= 0;
23        end else if (inicio && !busy) begin
24            resto <= {8'd0, A};
25            divisor <= {B, 8'd0};
26            count <= 8;
27            fim <= 0;
28            busy <= 1;
29
30        end else if (busy && count > 0) begin
31            resto = resto << 1;
32
33            if (resto[15:8] >= (divisor >> 8)) begin
34                resto[15:8] = resto[15:8] - (divisor >>
35                    8);
36                resto[0] = 1'b1;
37            end else begin
38                resto[0] = 1'b0;
39            end
40
41            count <= count - 1;
42
43            if (count == 1) begin
44                quociente <= resto[7:0];
45                resto_out <= resto[15:8]; // agora sim,
46                    valor final e atualizado
47                fim <= 1;
48                busy <= 0;
49            end
50        end
51    endmodule

```

4. Testes

Para verificar a funcionalidade e corretude do módulo 'div_8b', foi desenvolvido um *testbench* em Verilog. O *testbench* simula cenários de entrada e verifica as saídas do divisor, comparando-as com os resultados esperados. O clock foi configurado para 100 MHz (período de 10 ns).

O 'tb_div_8b' realiza os seguintes testes:

1. **Teste 1:** $7 \div 2$
 - Entradas: $A = 7, B = 2$
 - Esperado: Quociente = 3, Resto = 1
2. **Teste 2:** $200 \div 10$
 - Entradas: $A = 200, B = 10$
 - Esperado: Quociente = 20, Resto = 0
3. **Teste 3:** $32 \div 7$
 - Entradas: $A = 32, B = 7$
 - Esperado: Quociente = 4, Resto = 4

Cada teste inclui um reset inicial para garantir que o módulo esteja em um estado conhecido antes da execução da divisão. Os resultados são exibidos no console de simulação, indicando se o teste foi bem-sucedido ou falhou.

```
1 `timescale 1ns / 1ps
2
3 module tb_div_8b;
4
5     // Entradas
6     reg clk;
7     reg rst;
8     reg inicio;
9     reg [7:0] A, B;
10
11     // Saidas
12     wire [7:0] quociente;
13     wire fim;
14     wire [15:0] resto_out;
15
16     // Instancia do modulo
17     div_8b uut (
18         .clk(clk),
19         .rst(rst),
20         .inicio(inicio),
21         .A(A),
22         .B(B),
23         .quociente(quociente),
24         .fim(fim),
25         .resto_out(resto_out)
26     );
27
28     // Clock: 100 MHz
29     always #5 clk = ~clk;
30
31     initial begin
32         $display("Inicio_dos_testes");
33         clk = 0;
34         rst = 1;
35         inicio = 0;
36         A = 0;
37         B = 0;
38         #20 rst = 0;
39
40         // Teste 1: 7 / 2 = 3 resto 1
41         A = 8'd7;
```

```

42     B = 8'd2;
43     inicio = 1;
44     #10 inicio = 0;
45
46     wait(fim);
47     #10;
48     if (quociente == 8'd3 && resto_out == 16'd1)
49         $display("Teste_1_OK:_7_/_2_=_%d_resto_%d", quociente,
50                 resto_out);
51     else
52         $display("Teste_1_FALHOU:_esperado_3_/_1,_obtido_%d/_%d",
53                 quociente, resto_out);
54
55     // Teste 2: 200 / 10 = 20 resto 0
56     rst = 1; #10; rst = 0;
57     A = 8'd200;
58     B = 8'd10;
59     inicio = 1;
60     #10 inicio = 0;
61
62     wait(fim);
63     #10;
64     if (quociente == 8'd20 && resto_out == 16'd0)
65         $display("Teste_2_OK:_200_/_10_=_%d_resto_%d", quociente,
66                 resto_out);
67     else
68         $display("Teste_2_FALHOU:_esperado_20_/_0,_obtido_%d/_%d",
69                 quociente, resto_out);
70
71     // Teste 3: 32 / 7 = 4 resto 4
72     rst = 1; #10; rst = 0;
73     A = 8'd32;
74     B = 8'd7;
75     inicio = 1;
76     #10 inicio = 0;
77
78     wait(fim);
79     #10;
80     if (quociente == 8'd4 && resto_out == 16'd4)
81         $display("Teste_3_OK:_32_/_7_=_%d_resto_%d", quociente,
82                 resto_out);
83     else
84         $display("Teste_3_FALHOU:_esperado_4_/_4,_obtido_%d/_%d",
85                 quociente, resto_out);
86
87     $display("Fim_dos_testes");
88
89     $finish;
90 end
91
92 endmodule

```

5. Conclusão

Este trabalho detalhou o projeto e a implementação de um **divisor de 8 bits** em Verilog, utilizando um algoritmo de divisão por subtrações e deslocamentos. O módulo ‘div_8b’ demonstrou capacidade de realizar divisões inteiras de forma eficiente e síncrona. Os testes realizados com o *testbench* validaram a funcionalidade do divisor para diferentes cenários de entrada, confirmando a correta obtenção do quociente e do resto. A modularidade e a clareza da descrição em Verilog permitem que este divisor seja facilmente integrado em sistemas digitais maiores, servindo como um componente fundamental em diversas aplicações. Futuros trabalhos podem incluir a otimização do consumo de recursos, a implementação de divisores com maior largura de bits ou a exploração de outros algoritmos de divisão.