# Unidade Lógico Aritmética (ULA)

## Adriana Raffaella dos Santos Fonseca

<sup>1</sup>Escola Superior de Tecnologia – Universidade do Estado do Amazonas (UEA) Manaus – AM – Brasil

ardsf.eng23@uea.edu.br

# 1. Introdução

Uma Unidade Lógico Aritmética (ULA) é um bloco digital fundamental presente em processadores (CPUs) e outros circuitos digitais. Sua principal função é executar operações aritméticas (como soma e subtração) e lógicas (como AND, OR e NOT) com dados binários. A ULA é um componente essencial para o funcionamento de qualquer sistema computacional, pois é responsável por grande parte do processamento de dados [Pedro Souza 2025c]. Este documento descreve a implementação de uma ULA de 8 bits em Verilog, detalhando seu funcionamento, a descrição do código e os testes realizados.

## 2. Funcionamento da ULA

A ULA implementada neste projeto é uma ULA de 8 bits capaz de realizar quatro operações distintas: soma, AND, OR e NOT [Pedro Souza 2025e]. Ela recebe dois operandos de 8 bits, A e B, e dois bits de seleção, x e y, que determinam qual operação será executada. Além da saída do resultado da operação, a ULA também gera um conjunto de flags que indicam características importantes do resultado, como zero, negativo, carry e overflow.

As operações são selecionadas da seguinte forma:

X	у	Operação
0	0	Soma
0	1	AND
1	0	OR
1	1	NOT

Para a operação de soma, os operandos são tratados como números com sinal (complemento de dois), permitindo a correta detecção de overflow e carry.

Os flags de saída são definidos da seguinte maneira:

- flag[0] (Negativo): Indica se o bit mais significativo (MSB) do resultado é 1, significando um número negativo em complemento de dois.
- flag[1] (Zero): Indica se o resultado da operação é zero.
- flag[2] (Overflow): Ativado apenas na operação de soma. Indica se ocorreu um overflow durante a soma, ou seja, se o resultado excedeu a capacidade de representação de 8 bits com sinal. Isso acontece quando a soma de dois números positivos resulta em um negativo, ou a soma de dois negativos resulta em um positivo.
- flag[3] (Carry): Ativado apenas na operação de soma. Indica se houve um carry para fora do bit mais significativo durante a soma.

# 3. Descrição em verilog

A ULA é implementada em dois módulos Verilog: ULA\_8b e mux\_4x1.

#### 3.1. Módulo ULA\_8b

Este é o módulo principal da ULA.

```
module ULA 8b(
  input [7:0] A, B,
2
  input x, y,
  output [3:0] flag,
  output [7:0] saida
5
  );
6
       // Uso do signed
8
       wire signed [7:0] As = A, Bs = B;
9
       wire signed [8:0] soma_ext; // bit extra para carry
10
       wire [7:0] w0, w1, w2, w3, s;
11
12
       assign soma_ext = As + Bs;
13
       assign w0 = soma_ext[7:0];
14
15
       assign w1 = A \& B;
16
       assign w2 = A \mid B;
17
       assign w3 = ^{\sim}A;
18
19
       mux 4x1 muxout (
20
            .i0(w0), .i1(w1), .i2(w2), .i3(w3), .s1(x), .s0(y), .f(s)
21
22
       );
23
       assign saida = s;
24
25
       // Flags
26
       wire is_soma = ~x & ~y;
27
       assign flag[1] = (s == 8'b0);
                                                            // Zero
28
       assign flag[0] = s[7];
                                                            // Negativo (bit de
29
           sinal)
       assign flag[3] = is_soma ? soma_ext[8] : 1'b0; // Carry
30
       assign flag[2] = is_soma ? (As[7] == Bs[7] \&\& s[7] != As[7]) : 1'b0
31
           ; // Overflow
32
   endmodule
33
```

- Entradas: A e B (8 bits para os operandos), x e y (bits de seleção da operação).
- Saídas: flag (4 bits para os flags), saida (8 bits para o resultado da operação).
- Operações:
  - A soma é realizada com As e Bs que são as versões com sinal de A e B,
     e o resultado soma\_ext é estendido para 9 bits para capturar o carry. O resultado da soma (w0) é os 8 bits menos significativos de soma\_ext.
  - As operações lógicas AND (w1), OR (w2) e NOT (w3) são realizadas diretamente nos operandos A e B.
- Multiplexador: Um multiplexador mux\_4x1 seleciona qual das operações (w0, w1, w2, w3) será a saída final s, com base nos bits de seleção x e y.

# Cálculo dos Flags:

- is\_soma: Uma wire auxiliar que é verdadeira (1'b1) se a operação selecionada for soma (x = 0, y = 0).
- Zero (flag[1]): É setado se s (a saída final) for igual a 0.
- Negativo (flag[0]): É setado se o bit mais significativo de s (s[7]) for 1.
- Carry (flag[3]): É setado como o nono bit de soma\_ext (soma\_ext[8]), mas somente se a operação atual for soma. Caso contrário, é 0.
- Overflow (flag[2]): É setado se a operação for soma e ocorrer um overflow.
   A lógica de overflow para soma de números com sinal é: se os sinais dos operandos As e Bs forem iguais, mas o sinal do resultado s for diferente, então ocorreu overflow.

#### 3.2. Módulo mux\_4x1

No contexto da Unidade Lógico Aritmética (ULA) apresentada, o módulo mux\_4x1 atua como um multiplexador de 4 para 1 [Pedro Souza 2025a], sendo responsável por selecionar uma das quatro possíveis saídas de operações (soma, AND, OR, NOT) e direcioná-la para a saída final da ULA.

```
module mux_4x1(i0, i1, i2, i3, s1, s0, f);
      input [7:0] i0, i1, i2, i3;
2
      input s1, s0;
3
      output [7:0] f;
4
5
          assign f[7] = s1&(s0)&i0[7] | s1&(s0)&i1[7] | s1&(s0)&i2[7]
6
              | s1&(s0)&i3[7];
          assign f[6] = s1&(s0)&i0[6] + s1&(s0)&i1[6] + s1&(s0)&i2[6]
              | s1&(s0)&i3[6];
          assign f[5] = s1&(s0)&i0[5] + s1&(s0)&i1[5] + s1&(s0)&i2[5]
              | s1&(s0)&i3[5];
          assign f[4] = s1&(s0)&i0[4] | s1&(s0)&i1[4] | s1&(s0)&i2[4]
              | s1&(s0)&i3[4];
          assign f[3] = s1&(s0)&i0[3] + s1&(s0)&i1[3] + s1&(s0)&i2[3]
10
              | s1&(s0)&i3[3];
          assign f[2] = s1&(s0)&i0[2] + s1&(s0)&i1[2] + s1&(s0)&i2[2]
              | s1&(s0)&i3[2];
          assign f[1] = s1&(s0)&i0[1] + s1&(s0)&i1[1] + s1&(s0)&i2[1]
12
              | s1&(s0)&i3[1];
          assign f[0] = s1&(s0)&i0[0] + s1&(s0)&i1[0] + s1&(s0)&i2[0]
               | s1&(s0)&i3[0];
      endmodule
```

A implementação em Verilog do mux 4x1 mostra que a seleção é feita bit a bit. Por exemplo, para o bit 7 da saída (f[7]), ele é o resultado de uma lógica OR de quatro termos. Cada termo representa a combinação dos bits de seleção com um bit correspondente de uma das entradas de dados. Isso significa que, se os bits de seleção forem 00, apenas o termo envolvendo i0[7] será ativado, e assim por diante para cada um dos 8 bits da saída [Pedro Souza 2025b].

- Entradas: i0, i1, i2, i3 (entradas de 8 bits), s1, s0 (bits de seleção).
- Saída: f (saída de 8 bits).

• Funcionalidade: Este multiplexador 4x1 seleciona uma das quatro entradas de 8 bits (i0 a i3) e a direciona para a saída f, com base na combinação dos bits de seleção s1 e s0. Cada bit da saída f é selecionado individualmente, garantindo a seleção correta para toda a palavra de 8 bits.

## 4. Teste da ULA

Para verificar o correto funcionamento da ULA, foi criado um testbench (tb\_ULA\_8b) em Verilog. Este testbench instancia a ULA e aplica uma série de entradas de teste, verificando as saídas e os flags para cada caso.

## 4.1. Módulo tb\_ULA\_8b

```
'timescale 1ns/100ps
2
   module tb_ULA_8b;
3
4
       reg [7:0] A_tb, B_tb;
5
       reg x_tb, y_tb;
6
       wire [3:0] flag_tb;
       wire [7:0] saida_tb;
8
       ULA_8b uut (
10
            .A(A_tb), .B(B_tb), .x(x_tb), .y(y_tb), .flag(flag_tb), .saida(
11
               saida_tb)
       );
12
13
       initial begin
            // Teste 1: 1 + 3 = 4 Flag = 0000
15
            #10
16
           A_tb = 8'b00000001;
17
           B_tb = 8'b00000011;
18
           x_t = 0; y_t = 0;
19
            #1;
20
            $display("Teste_1:_1_+_3_=_%d_|_Flag_=_%b", saida_tb, flag_tb);
21
            if (saida_tb !== 8'd4)
22
                    $display("Erro: Esperado 4");
23
            else
24
                    $display("Sucesso!");
25
26
            // Teste 2: 1 - 1 = 0 (1 + -1) Flag = 0010
27
            #10
28
           A_tb = 8'b00000001;
29
           B_tb = 8'b111111111; // -1
30
           x_t = 0; y_t = 0;
31
            #1;
32
            $display("Teste_2:_1_+_(-1)_=_%d_|_Flag_=_%b", saida_tb,
33
               flag tb);
            if (saida_tb !== 8'd0)
34
                    $display("Erro:_Esperado_0");
35
            else
                    $display("Sucesso!");
37
38
            // Teste 3: 127 + 127 = -2 (Overflow esperado) Flag = 0101
39
            #10
```

```
A_tb = 8'b011111111;
41
           B_{tb} = 8'b011111111;
42
           x_t = 0; y_t = 0;
43
            #1;
44
45
            $display("Teste_3:_127_+_127_=_%d_|_Flag_=_%b", $signed(
               saida_tb), flag_tb);
           if (saida_tb !== 8'b111111110)
46
                    $display("Erro: _Esperado_ -2_ (overflow)");
47
            else
48
                    $display("Sucesso!");
49
50
            // Teste 4: -3 + 1 = -2 Flag = 1001
51
            #10
52
           A_tb = 8'b111111101; // -3
53
           B_tb = 8'b00000001; // 1
54
55
           x_t = 0; y_t = 0;
            #1;
56
           $display("Teste_4:_-3_+_1_=_%d_|_Flag_=_%b", $signed(saida_tb),
57
                flag_tb);
            if (saida_tb !== 8'b111111110)
58
                    $display("Erro: Esperado -2");
            else
60
                    $display("Sucesso!");
61
62
            // Teste 5: A & B = 00000001 Flag = 0000
63
            #10
64
           A_tb = 8'b00000001;
65
           B_tb = 8'b00000011;
           x_t = 0; y_t = 1;
67
           #1;
68
            $display("Teste_5:_A_&_B_=_%b_|_Flag_=_%b", saida_tb, flag_tb);
69
            if (saida_tb !== 8'b00000001)
70
                    $display("Erro: Esperado 00000001");
71
            else
72
                    $display("Sucesso!");
73
74
            // Teste 6: A | B = 00000011 Flag = 0000
75
            #10
76
           A_tb = 8'b0000001;
77
           B_tb = 8'b00000010;
78
           x tb = 1; y tb = 0;
79
80
            $display("Teste_6:_A_|_B_=_%b_|_Flag_=_%b", saida_tb, flag_tb);
81
            if (saida_tb !== 8'b00000011)
82
                    $display("Erro: Esperado 00000011");
83
84
            else
                    $display("Sucesso!");
85
86
            // Teste 7: ~A = 111111110 Flag = 0001
87
            #10
88
           A_tb = 8'b00000001;
89
           x_t = 1; y_t = 1;
90
            #1:
91
            $display("Teste_7:_~A_=_%b_|_Flag_=_%b", saida_tb, flag_tb);
92
            if (saida_tb !== 8'b111111110)
93
                    $display("Erro:_Esperado_11111110");
94
```

```
95 else

96 $display("Sucesso!");

97 end

98 endmodule
```

O testbench executa os seguintes testes:

- Teste 1 (Soma Positiva): 1 + 3 = 4. Esperado: saida = 4, flag = 0000 (nenhum flag ativado).
- Teste 2 (Soma com Negativo Zero): 1 + (-1) = 0. Esperado: saida = 0, flag = 0010 (apenas flag de zero ativado).
- Teste 3 (Soma com Overflow): 127 + 127 = -2. Esperado: saida = -2 (8'b11111110), flag = 0101 (flags de negativo e overflow ativados).
- Teste 4 (Soma com Negativo): -3 + 1 = -2. Esperado: saida = -2 (8'b11111110), flag = 1001 (flags de negativo e carry ativados).
- Teste 5 (AND): A = 00000001, B = 00000011. A & B = 00000001. Esperado: saida = 00000001, flag = 0000.
- Teste 6 (OR): A = 00000001, B = 00000010. A B = 00000011. Esperado: saida = 00000011, flag = 0000.
- Teste 7 (NOT): A = 00000001. A = 11111110. Esperado: saida = 11111110, flag = 0001 (flag de negativo ativado).

A cada teste, o testbench exibe o resultado da operação e os flags correspondentes, além de uma mensagem de sucesso ou erro comparando o resultado obtido com o esperado.

```
# Teste 1: 1 + 3 = 4 | Flag = 0000
# Sucesso!
# Teste 2: 1 + (-1) = 0 | Flag = 0010
# Sucesso!
# Teste 3: 127 + 127 = -2 | Flag = 0101
# Sucesso!
# Teste 4: -3 + 1 = -2 | Flag = 1001
# Sucesso!
# Teste 5: A & B = 00000001 | Flag = 0000
# Sucesso!
# Teste 6: A | B = 00000011 | Flag = 0000
# Sucesso!
# Teste 7: -A = 11111110 | Flag = 0001
# Sucesso!
```

Figura 1. Saída no terminal do ModelSim

# 5. Outras formas de implementar

Existem diversas abordagens para implementar uma ULA, variando em complexidade, desempenho e flexibilidade. Algumas alternativas incluem:

• Uso de estruturas case ou if-else para o multiplexador: Em vez de instanciar um módulo mux\_4x1 separado com múltiplas atribuições assign (como feito no exemplo), o multiplexador pode ser implementado dentro do próprio módulo ULA\_8b usando uma estrutura case ou if-else if [Pedro Souza 2025d]. Isso pode tornar o código mais conciso para um número limitado de seleções, como mostra o exemplo abaixo:

```
always @(*) begin
case ({x, y})
2'b00: s = w0; // Soma
2'b01: s = w1; // AND
2'b10: s = w2; // OR
2'b11: s = w3; // NOT
default: s = 8'b0; // Valor para evitar latch
endcase
end
```

- Implementação de operações adicionais: A ULA pode ser estendida para incluir mais operações aritméticas (subtração, multiplicação, divisão, incremento, decremento) e lógicas (XOR, deslocamentos, rotações). Isso exigiria mais bits de seleção e mais lógica para cada nova operação.
- Design hierárquico e modular: Para ULAs muito complexas, é comum dividir a funcionalidade em módulos menores (ex: módulo para soma, módulo para lógicas, módulo para flags), e então instanciá-los e conectá-los no módulo principal da ULA. Isso melhora a organização, reusabilidade e depuração do código.

## 6. Conclusão

A Unidade Lógico Aritmética (ULA) é um componente vital em sistemas digitais, e sua implementação em Verilog, como demonstrado, permite a criação de um bloco funcional capaz de realizar operações aritméticas e lógicas básicas. O projeto apresentado detalha uma ULA de 8 bits com capacidade de soma, AND, OR e NOT, além de gerar flags de zero, negativo, carry e overflow, essenciais para o controle de fluxo em processadores.

Através do testbench elaborado, foi possível verificar a correção de cada operação e a ativação adequada dos flags sob diferentes condições, incluindo casos de overflow e resultados nulos. A modularidade do projeto, separando a lógica da ULA do multiplexador, contribui para a clareza e manutenibilidade do código. As alternativas de implementação discutidas, como o uso de estruturas case, parametrização e extensão de operações, evidenciam a flexibilidade do Verilog para o desenvolvimento de ULAs mais complexas e adaptáveis a diversas necessidades de design.

# Referências

Pedro Souza (2025a). Multiplexador 4x1 em verilog. Acessado em 25/05/2025.

Pedro Souza (2025b). Multiplexadores. Acessado em 25/05/2025.

Pedro Souza (2025c). Unidade lógico-aritmética. Acessado em 25/05/2025.

Pedro Souza (2025d). Unidade lógico-aritmética usando a abordagem comportamental. Acessado em 25/05/2025.

Pedro Souza (2025e). Unidade lógico-aritmética usando abordagem por fluxo de dados. Acessado em 25/05/2025.