# EMILLY RAIANE RODRIGUES

■ emilyrayannerodrigues@gmail.com

**4** +33 07 81 08 53 23

in Emilly Raiane

Raiagues

# RÉSUMÉ DU PROFIL

Étudiante en ingénierie aérospatiale poursuivant un double diplôme en systèmes embarqués, avec une expertise en électronique numérique ASIC/FPGA et en intégration matériel-logiciel. Maîtrise des langages C, VHDL, Verilog et SystemVerilog, ainsi que des outils de synthèse, de placement et de routage et en développement de SoC. À la recherche d'un stage de 6 mois à partir de février 2025.

## EXPÉRIENCES PROFESSIONNELLES

# Stagiaire en Développement de Firmware Satellite

Mai 2024 - Août 2024 Grenoble, France

Laboratoire TIMA

- · Implémentation des protocoles de communication I2C et UART en temps réel en C pour microcontrôleur STM32
- · Amélioration des performances de communication avec une réduction de 99,85 % du temps d'exécution.
- · Développement d'une interface utilisateur en Bash pour automatiser les tests et la gestion des erreurs et des résultats.
- · Conception d'algorithmes pour détecter les erreurs causées par des fuites électromagnétiques dues à la radiation dans l'espace.

### Chercheuse en Contrôle de Vol

Sep 2022 - Sep 2023

Instituto Tecnológico de Aeronáutica (ITA)

São José dos Campos, Brésil (À distance)

- · Développement d'algorithmes de filtrage de Kalman en MATLAB afin d'améliorer la précision de l'estimation de la position des satellites.
- · Réduction de 81,7% du bruit de mesure dans l'estimation de la position des satellites.
- · Conception et mise en œuvre d'un contrôleur dans Simulink pour optimiser le contrôle d'attitude, évitant la saturation des actionneurs.

# **PROJETS**

# Développement d'un Filtre d'Image sur Système On Chip

Sep 2024 - Jan 2025 (Prévu)

- Implémentation d'un filtre d'image en C++ et SystemC, intégrant un bus de communication entre les modules du SoC.
- Programmation d'une machine à états finis (FSM) en Verilog et SystemVerilog pour gérer l'application des filtres sur les pixels de l'image.
- Élaboration d'un testbench pour générer des images de test et analyser les formes d'ondes.

## Mise à Niveau du Processeur CVA6

Sep 2024 - Jan 2025 (Prévu)

- Mise à niveau du processeur CVA6 vers une architecture 128 bits (RISC-V).
- Réalisation d'une analyse de micro-architecture en Verilog/SystemVerilog.
- Développement et automatisation de tests en assembleur et en C et optimisation des performances FPGA.

Filtre FIR Jan 2024 - Mai 2024

- Conception d'un filtre à réponse impulsionnelle finie (FIR) en VHDL pour le traitement des signaux.
- Vérification par testbench dans ModelSim et synthèse dans Design Vision.
- Placement et routage pour l'implémentation sur FPGA, avec tests de performance du filtre à l'oscilloscope.

### Injection de Fautes dans une Mémoire

Sep 2024 - Jan 2025 (Prévu)

- Injection de fautes Single Event Upset (SEU) pour évaluer la tolérance aux fautes et prévenir les attaques par canaux auxiliaires.
- Mise en place d'un Design Under Test (DUT) et d'un banc d'essai pour simuler les fautes.
- Utilisation de ModelSim et de scripts TCL pour automatiser le processus de simulation.
- Évaluation des résultats pour identifier les composants critiques, leur vulnérabilité et proposer des techniques de tolérance.

# Développement d'un Noyau OS de Bas Niveau

Sep 2023 - Jan 2024

- Conception et mise en œuvre d'un noyau de système d'exploitation de bas niveau, facilitant le contrôle des différentes fonctionnalités du processeur.
- Développement d'un système de gestion des interruptions avec planification préemptive pour le contrôle en temps réel des tâches critiques.
- Mise en œuvre de mécanismes pour la création dynamique de processus, permettant une gestion efficace de la mémoire.

## ÉDUCATION

### Master en Ingénierie - Systèmes Embarqués et Objets Connectés

Sep 2023 - Août 2025 (Diplôme Prévu)

Institut Polytechnique de Grenoble (Grenoble INP - Phelma)

Grenoble, France

#### Ingénierie Aérospatiale

Mar 2020 - Déc 2025 (Diplôme Prévu)

Université Fédérale de Santa Maria (UFSM)

Santa Maria, Brésil

· Bénéficiaire d'une bourse gouvernementale pour un programme de double diplôme en France en raison de l'excellence académique.

# **COMPÉTENCES**

**Programmation :** VHDL, Verilog, SystemVerilog, C, C++, Bash, MATLAB, Python **Outils :** Simulink, Vivado, Xilinx, FreeRTOS, Git, SVN, Linux, Windows, CMake

Langues: Français (Avancé - C1), Anglais (Intermédiaire - B2), Portugais (Langue Maternelle), Espagnol (Intermédiaire - B1)