第三章作业：

3.7 4个，2个 PMOS 和 2个 NMOS。

3.10 扇入：单个逻辑门能够接受的数字信号输入最大量。

扇出：逻辑门电路在不超出最大负载情况下能够驱动的输入端个数。

其中扇出是必须要计算的。

3.11

A	B	C	D	Q_1	Q_2	Q_3	Q_4	Q_5	Q_6	Q_7	Q_8	Z
L	L	L	L	off	on	off	on	off	on	off	on	H
L	L	L	H	off	on	off	on	on	on	off	off	L
L	L	H	L	off	on	off	on	off	off	on	on	L
L	L	H	H	off	on	off	on	on	off	on	off	L
L	H	L	L	off	on	on	off	off	on	off	on	H
L	H	L	H	off	on	on	off	on	on	off	off	L
L	H	H	L	off	on	on	off	off	off	on	on	L
L	H	H	H	off	on	on	off	on	off	on	off	L
H	L	L	L	on	off	off	on	off	on	off	on	H
H	L	L	H	on	off	off	on	on	on	off	off	L
H	L	H	L	on	off	off	on	off	off	on	on	L
H	L	H	H	on	off	off	on	on	off	on	off	L
H	H	L	L	on	off	on	off	off	on	off	on	L
H	H	L	H	on	off	on	off	on	on	off	off	L
H	H	H	L	on	off	on	off	off	off	on	on	L
H	H	H	H	on	off	on	off	on	off	on	off	L

$Z=((A\cdot B)+C+C)'$

逻辑原理图为



~~3.20 取双向极 VOH1VOL 数据对应 IOH1IOL 最大时情况，则 VOHmin=3.84V，VOLmax=0.33V，~~

~~则 IOH=-4mA，高态直流噪声容限为 VOHmin−VIHmax=3.84V−3.15V=0.69V，~~

~~IOL=4mA，低态直流噪声容限为 VILmax−VOLmax=1.35V−0.33V=1.02V，~~

3.20 CMOS：高态直流噪声容限：$V_{OHmin}-V_{IHmin}=4.499V-3.15V=1.349V$

低态直流噪声容限：$V_{ILmax}-V_{OLmax}=1.35V-0.1V=1.25V$。

TTL：高态直流噪声容限：$V_{OHmin}-V_{IHmin}=3.84V-3.15V=0.69V$。

低态直流噪声容限：$V_{ILmax}-V_{OLmax}=1.35V-0.33V=1.02V$。

3.22

	V_{OH}	V_{IH}	V_{OL}	V_{IL}	I_{IH}	I_{IL}	I_{OL}	I_{OH}
CMOS	4.4V	3.15V	0.1V	1.35V	1μA	−1μA	20μA	−20μA
TTL	3.84V	3.15V	0.33V	1.35V	1μA	−1μA	4mA	−4mA

3.31 将CMOS器件交给对方时(尤其在干燥的冬季)，可以防止静电放电破坏栅隔层。

3.32 转换时间和传播延迟中，转换时间受负载电容影响更大。

3.66, $P_D = P_T + P_L = (C_{PD} + C_L) \cdot V_{CC}^2 \cdot f$，可以节约相对5.0V电源下75%的功耗。

3.37 $t = V_{T+} - V_{T-} = 1.7V - 1.2V = 0.5V$

3.60 由题意可知 $Z = [A \cdot (B+C)]'$ 则



3.68 $R_N C_L = 10ns$ 则 $R_N = 100\Omega$，R_L等效电阻90Ω，$R_C = 9ns$

$V_{OUT} = V_2 + (V_1 - V_2)e^{(-t/RC)}$，代入 $t = \ln\frac{3.5-0.2}{1.5-0.2} \cdot 9ns = 8.4ns \approx 8.5ns$。

3-71 最低有效位转换频率：16MHz / 2 = 8MHz。

最高有效位转换频率：8MHz / 2^{8} = 0.0625MHz。

应采用所有位上转换频率的平均值：8MHz · (2 − 2^{-7}) / 8 = 1.93MHz。