

24/09/25

Leí por primera vez el enunciado del proyecto para saber de qué trata.

25/09/25

Lecturas para conocimientos básicos.

1. Sistemas digitales sincrónicos  $\rightarrow$  Cambios de estados ocurren coordinados con una señal de reloj común. Todos los Flip-flops actualizan su salida solo cuando reciben un pulso de reloj.  
\* Garantiza que todas las partes del circuito cambien al mismo tiempo, evita errores de sincronización.
2. Contadores  $\rightarrow$  Circuitos secuenciales que generan secuencia de números binarios en respuesta a pulsos de reloj.  
Tipos: - Sincrónicos  $\rightarrow$  74LS163 contador sincrónico de 4 bits.  
- Asincrónicos
3. Cerrojo  $\rightarrow$  Flip-flop con 2 entradas: Set y Reset  
 $S=1, R=0 \rightarrow Q=1$  (Set)     $S=R=0 \rightarrow$  Mantiene estado  
 $S=0, R=1 \rightarrow Q=0$  (Reset)     $S=R=1 \rightarrow$  Estado prohibido



## 4. Lectora de teclado y debouncing.

Debouncing → Proceso de eliminar el rebote mecánico de un pulsador o tecla, que puede hacer que un solo toque genere varios impulsos eléctricos.

Lectora de teclado → Detecta qué tecla se presionó y codifica su valor en binario.

26/09/25

5. Despliegue en 7 segmentos → Convertir en número binario a la combinación correcta de LEDs.  
(Ya usado y estudiado).

6. FSM → Máquina de estados finita

27/09/25

Teclado Hexadecimal → Resistencias Pull-up: Cada línea de entrada está conectada a Vcc a través de resistencia.

\* Cuando se presiona tecla la línea conecta a tierra.

→ Resistencias Pull-Down: Cada línea de entrada conectada a tierra a través de resistencia.



29/09/25

Se realizó prueba de disp-hex-mux en la FPGA (ya que hoy llegó al correo). Se hizo esto para verificar el correcto funcionamiento del refrescador de displays de 7 segmentos.

No hay parpadeos perceptibles, se confirma la frecuencia de conmutación seleccionada.

30/09/25

Se realiza diagrama de estado:

El mismo fue realizado por medio de tablet e incorporado al readme.



01/10/25

Mi compañero realiza el repositorio en Github.

02/10/25

Acordamos reunirnos en mi casa todos los días para ir avanzando con módulos.

04/10/25

Realicé Push, todos los módulos — DeBounce, Arsp-controller, disp-dec, feature, module-spo-lcd, mux.

05/10/25

Compañero mueve archivos de lugar para arreglar jerarquía.

06/10/25

Hoy realicé las redesiones necesarias para el proyecto. Tuve problemas con las 2das redesiones ya que no sé donde poner la señal de clk, seguiré investigando.


La tabla de verdad del DM74ALS00A es:

$$Y = \overline{AB}$$

INPUTS		OUTPUT
A	B	Y
L	L	H
L	H	H
H	L	H
H	H	L

H: High Logic Level  
L: Low Logic Level

Ya verifico como agregar la señal de CLK



09/10/25

Se sigue trabajando en módulos junto con el compañero.

14/10/25

Empezamos el montaje del circuito

21/10/25

Se termina el proyecto, no se logra implementar físicamente el sumador.