25/04/25 Prayecto 2: · Se realiza la lectura de conocimientos previos: 1 + Sietamas Digitales Sincrónicos: Cambios de estados ocurren coordinados concre señal de reloj comun. Todos los flip flops actualizan se scalida solo cuando reciben un pulso de reloj. Garantiza que todas las partes del ciravito comboen al mismo tiempo, evita errores de sincronización. T 2 -> Contadores: Circuitos secrenciales que generan secuencias de números binarios en respuesta a pulsos de reloj. Tipos: Sincronos (7415163 contador sincrono de 46/75) y Asincronicos. 3 - Cerrojo: Flip Flop oun 2 entraders : set, reset 5=1, K=0 => Q=1 (See) 5=K=0 => Meintiene estado 5=0, K=1 => Q=0 (reset) 5= K=4 => Estado prohíbico H > kectura de teclado y behancing Debouncing: Proceso de eliminar el relote maranior de un alecator que puede hacer que un solo toque genon ucinos impulsos déchicos Lectura de l'eclodo: l'electa que tecla se presionó y codivira su valor en binania. 6 - Deplique en 7 segmentos: Convertir un número binario a la condinación directa de LEDIS (4a usado y estadodo). 6 -> 75M: Maguina de estados finita

27/09/25 Prayedo 2: → Tedado Haradecimal: hesistencias Pull-Up: Cuda línea de entrada estaconectado a Ucc a traves de resistencia licando se conecha toda la línea coneda a tierra). Acristencias PUU-DOWN: Cada línea de entrada conectado a tierro despues de resistencia. 29/09/25 Prayecto 2: + Compainero realiza proeba de disp. hex\_mox en la FPGA para verificar el correcto funcionamiento otl redrescador de displays de 7 segments. 30/09/25 Proyecto 2: 51-W1[7:4] - 52-W1[3:0] - 53-W2[11:7] 50-W1[41:8] 56-Suman Wry 4 35-W2 [3:0] 4-54-W2 [7:4]

01/10/2025 Proyecto 2: - Mealizo la creación de l repositorio de Gittius 02/10/2025: Proyecto 21 - Accordo con micómpañero realizar avancos todos los días an la medida de la posible. 04/10/2025 Proyecto 1: \* Compañero realiza las módulos Debance, disp-controller, disp-dec, lecture, module-disp-led y el mex. # 2 THE STATE PROPERTY 05/10/2025 -> healizo una corrección en la jerarquia de archivos del repo.

06/10/25 Projecto 2: y la tabla de verdad del DM 74 AL 500 A. Además veribicó como agrayar la señal CLK. D8/10/25 Prajecto 2: - healizo el push con el resto de modulos que se necesitan en el proyecto (suma bin\_to\_bcd, top) y sus test bench, estos códigos de deberán ajustar cuando se empiren a horcer las pruebas en FRGA. Ademas, se agregó el makefile. 14/10/25 Prayecto 2: - Se realiza el montaje del circuito y se hacen primeras puebas. 21/10/25 Prayecto 2: - Proyecto terminodo, no se logra implementar la suma, si el teclado y displays.