

UNIVERSIDAD POLITÉCNICA DE CHIAPAS
MAESTRÍA EN CIENCIAS E INNOVACIÓN TECNOLÓGICA

ASIGNATURA
LÓGICA Y PROGRAMACIÓN

EVALUACIÓN 04

TRABAJO GRUPAL

DOCENTE
DR. HORACIO IRÁN SOLÍS CISNEROS

Tuxtla Gutiérrez, Chiapas
06 de marzo de 2026

1. Introducción

La optimización del tráfico en el diseño de infraestructuras críticas para Ciudades Inteligentes trasciende la logística convencional para convertirse en un imperativo de estabilidad sistémica y eficiencia económica. Esta introducción establece las bases para modelar la red urbana mediante un formalismo riguroso que permite aislar responsabilidades y escalar el procesamiento.

1.1. Contexto

Para abordar la complejidad de las vialidades interconectadas, empleamos el formalismo Cell-DEVS. Este enfoque conceptualiza la red urbana como un *lattice* (malla) de máquinas de estados finitos de n dimensiones. Esta abstracción permite modelar segmentos viales e intersecciones como componentes atómicos con comportamiento discreto y tiempos de transición precisos.

1.2. Problema

Una red vial congestionada no es solo un fallo de flujo, sino una manifestación de entropía en un sistema dinámico complejo. Definimos el problema mediante el marco PCQ:

- **Personas:** Conductores, peatones y gestores de tráfico que requieren predictibilidad total para la toma de decisiones.
- **Contexto:** Un entorno de celdas interconectadas localmente donde cada nodo es un modelo atómico DEVS. La topología dicta las interacciones espaciales y temporales.
- **Quejas/Retos:** El desafío central es el Error de Causalidad. En sistemas distribuidos, un Proceso Lógico (LP) podría adelantarse temporalmente a sus vecinos, invalidando la fidelidad de la simulación y la eficacia de las políticas en tiempo real.

1.3. Estado P: Sistema Secuencial

En su estado inicial o monolítico, la ejecución secuencial presenta un crecimiento lineal inmanejable ante redes densas en cuanto a su Tiempo Total (T). El procesador único se convierte en un cuello de botella, elevando drásticamente el *Busy Time* (BT) al intentar gestionar todos los eventos.

1.4. Hipótesis de Complejidad

La complejidad del sistema se particiona funcionalmente según la naturaleza de las cargas computacionales.

1.4.1. Complejidad por intersección (CPU-Bound)

El cálculo intensivo ocurre a nivel de nodo físico al resolver el estado de la intersección. Esto depende de:

- Funciones de Transición Interna (δ_{int}) y Externa (δ_{ext}).
- Funciones de Transición Confluente (δ_{con}) y Transición Local Confluente (τ_{con}), que son críticas para resolver colisiones cuando dos vehículos intentan ocupar la misma celda simultáneamente.

Estos cálculos consumen ciclos de procesador significativos.

1.4.2. Complejidad del sistema completo (I/O-Bound)

La complejidad a macro-escala radica en la propagación de estados. Bajo protocolos conservadores como CMB, el envío constante de mensajes de sincronización (*Null Messages*) para evitar bloqueos genera un *overhead* de entrada/salida masivo.

1.4.3. Hipótesis

Se plantea la siguiente hipótesis de complejidad:

Hipótesis:

Implementar una simulación paralela conservadora fundamentada en el protocolo Lower-Bound-Time-Stamp (LBTS) y el algoritmo CMB erradicará el error de causalidad. Al utilizar un mecanismo de *lookahead* derivado matemáticamente de la función de duración (D) del estado, las intersecciones vecinas podrán avanzar sus relojes lógicos de forma segura, maximizando el paralelismo y reduciendo la frecuencia de sincronización global.

1.5. Cuello de botella

La identificación de cargas confirma que el cuello de botella principal no es el cálculo semafórico *per se*, sino el intercambio de mensajes entre Procesos Lógicos (LPs) que satura los buses de comunicación y limita el escalamiento.

Bajo protocolos conservadores como CMB, el envío constante de mensajes de sincronización (*Null Messages*) para evitar bloqueos genera un *overhead* masivo de entrada/salida que penaliza drásticamente la latencia total del sistema, denotada como T .

Para erradicar esta saturación y escalar la red urbana, el diseño arquitectónico aborda el problema en tres dimensiones fundamentales:

1. Mitigación Algorítmica mediante Lookahead (L):

La dependencia temporal estricta en simulaciones conservadoras genera una densidad de mensajería insostenible. Para resolverlo, el sistema implementa un mecanismo de *lookahead* derivado matemáticamente de la función de duración (D) del estado de la celda. Formalmente, si un estado semafórico (ej. fase roja) garantiza una permanencia mínima sin transiciones, el sistema asume un horizonte temporal seguro $L \geq D$. Esto permite a los LPs vecinos avanzar sus relojes lógicos de forma asíncrona dentro de esa ventana D , suprimiendo la necesidad de enviar *Null Messages* de validación cruzada y estabilizando el *Null Message Ratio* (NMR) a macro-escala.

2. Topología de Enrutamiento (Flat Coordinator):

La topología de red estándar introduce latencia al pasar mensajes a través de múltiples capas. Al adoptar una arquitectura de *Flat Coordinator* (FC), el sistema elimina el *overhead* de procesamiento que introducen los coordinadores intermedios. Esto colapsa la jerarquía del árbol de procesos, permitiendo una comunicación horizontal directa y altamente eficiente de los mensajes de control $(*, x, y, @, D)$ entre el simulador local y la red.

3. Desacoplamiento Físico y Memoria Compartida:

Finalmente, para evitar que la serialización de datos se convierta en un micro-cuello de botella interno, se aísla el motor de cálculo matemático (multiprocesamiento para tareas *CPU-bound*) del bucle de gestión de red (E/S asíncrona). En lugar de utilizar canales de comunicación estándar entre procesos (IPC), el modelo atómico escribe las matrices de estado vehicular directamente en bloques de memoria compartida. El gestor asíncrono lee esta memoria a velocidad de hardware para empaquetar y propagar los datos. Paralelamente, una recolección estricta de telemetría mide la consistencia y las latencias de red en tiempo real, asegurando que las fluctuaciones en la transmisión no corrompan la integridad causal del protocolo LBTS.

1.6. Pregunta de investigación

A partir de este análisis surge la siguiente pregunta:

¿De qué manera una arquitectura basada en Parallel Cell-DEVS con un diseño de Flat Coordinator y un mecanismo de *lookahead* optimizado puede mitigar el impacto de las tareas I/O-bound (distribución de Null Messages) garantizando la integridad causal en la sincronización de semáforos a escala urbana?

1.7. Especificación formal mediante tripletas de Hoare

Para formalizar la garantía de sincronización y evitar el Error de Causalidad, empleamos la lógica de Hoare $\{P\} C \{Q\}$:

- **Precondición** $\{P\}$:

$$\forall LP_i, LP_j \in \text{Red}, \text{Reloj}(LP_i) \neq \text{Reloj}(LP_j)$$

Existe el riesgo de que un mensaje enviado por LP_j en el tiempo t_1 llegue a LP_i cuando el reloj local de LP_i ya está en t_2 , donde $t_2 > t_1$ (Error de causalidad).

- **Comando** $\{C\}$: Ejecución del simulador con protocolo LBTS y cálculo de Lookahead $L \geq D$.
- **Postcondición** $\{Q\}$:


$$\forall \text{mensaje } m \text{ recibido por } LP_i, t(m) \geq \text{Reloj}(LP_i)$$

Se garantiza la integridad causal del sistema y el NMR (*Null Message Ratio*) tiende a estabilizarse.

1.8. Diagrama del pipeline (composición secuencial)

1.9. Diagrama del pipeline

Siguiendo el Principio de Responsabilidad Única (SRP), el *pipeline* del sistema se estructura de la siguiente manera:



- **Traffic Light Model:** Mantiene la definición formal del modelo atómico (estados S , funciones δ_{int} , δ_{ext} , δ_{con}).
- **Multiprocessing Engine:** Ejecuta las funciones de transición aislando los núcleos de CPU para tareas puramente algorítmicas.
- **Communication Manager:** Integra el enrutamiento local mediante el Flat Coordinator (FC) para eliminar el *overhead* de coordinadores intermedios.
- **AsyncIO Event Loop:** Gestiona asíncronamente el flujo masivo de mensajes de sincronización (tareas I/O-bound) y el protocolo LBTS.
- **Metrics Collector:** Realiza la recolección asíncrona de métricas (Busy Time, NMR, uso de memoria) sin afectar la lógica principal.