

Laboratorio de Organización y Arquitectura de Computadoras Práctica No. 1 Introducción a las herramientas de desarrollo de los FPGAs

August 5, 2019

Objetivo

Conocer las características de la tarjeta FPGA de dispositivos lógicos programables que se dispone para este laboratorio. Conocer Quartus, el software que se usará para la operación, programación en lenguaje VHDL y simulación de la tarjeta FPGA.

Duración

1 semana

Desarrollo

Dispositivo: FPGA Altera Cyclone® IV EP4CE22F17C6N
Versión del software: Quartus Prime Lite Edition 15.1.0.185
Plataforma: Windows

1.- Creación de un Nuevo Proyecto

En la computadora, seleccionar el símbolo de Quartus y ejecutar el programa. Para crear un proyecto nuevo, seleccione la pestaña **FILE - New Project Wizard**.

En el asistente de creación de nuevos proyectos, seleccionar la familia del dispositivo y el modelo indicados a continuación.

New Project Wizard

Family & Device Settings

Select the family and device you want to target for compilation.
You can install additional device support with the Install Devices command on the Tools menu.

To determine the version of the Quartus Prime software in which your target device is supported, refer to the [Device Support List](#) webpage.

Device family
Family: Cyclone IV E
Devices: All

Target device
☐ Auto device selected by the Fitter
☒ Specific device selected in 'Available devices' list
☐ Other: n/a

Show in 'Available devices' list
 Package: Any
 Pin count: Any
 Core Speed grade: Any
 Name filter:
☒ Show advanced devices

Available devices:

Name	Core Voltage	LEs	Total I/Os	GPIOs	Memory Bits	Embedded multiplier 9
EP4CE22E22I8L	1.0V	22320	80	80	608256	132
EP4CE22F17A7	1.2V	22320	154	154	608256	132
EP4CE22F17C6	1.2V	22320	154	154	608256	132
EP4CE22F17C7	1.2V	22320	154	154	608256	132

< Back Next > Finish Cancel Help

A continuación, seleccione la herramienta de simulación y el formato que se indica a continuación.

New Project Wizard

EDA Tool Settings

Specify the other EDA tools used with the Quartus Prime software to develop your project.


EDA tools:

Tool Type	Tool Name	Format(s)	Run Tool Automatically
Design Entry/Synthesis	<None>	<None>	<input type="checkbox"/> Run this tool automatically to synthesize the current design
Simulation	ModelSim-Altera	VHDL	<input type="checkbox"/> Run gate-level simulation automatically after compilation
Formal Verification	<None>	<None>	
Board-Level	Timing	<None>	
	Symbol	<None>	
	Signal Integrity	<None>	
	Boundary Scan	<None>	


< Back Next > Finish Cancel Help

Finalmente, terminar el asistente haciendo los cambios que crea convenientes.


Una vez creado el proyecto, agregar un diagrama esquemático.



En el nuevo diagrama, agregar el contador 74193.




Agregar las entradas y salidas que se muestran en la siguiente imagen.



Compilar el diseño seleccionando la opción **Start Compilation** situada en el menú **Processing**.

Después de unos minutos se mostrará una ventana similar a la siguiente.




En dicha ventana se podrá ver información importante sobre el dispositivo y los errores y advertencias ocurridos durante el proceso de compilación.


2.- Simulación Básica Utilizando el Simulador Externo (ModelSim - Altera)

Una vez que el proyecto este compilado sin errores, se procede a realizar la simulación antes de grabar en la tarjeta. Si es la primera vez que se utiliza el simulador externo, se debe configurar de la siguiente manera.

En el menú **Tools**, seleccionar la opción **Options...**



En la ventana **Options**, seleccionar la subcategoría **EDA Tool Options** ubicada en la categoría **General**. Del lado derecho de la ventana, dar clic en el botón ... delante de la opción **ModelSim – Altera**, como se muestra en la imagen.




Seleccionar la ruta donde se encuentra el ejecutable del simulador externo. Por defecto, la ruta es la siguiente: C:/altera_lite/15.1/modelsim_ase/win32aloem.


Este equipo > Disco local (C:) > altera_lite > 15.1 > modelsim_ase > win32aloem


<input type="checkbox"/>	Nombre	Fecha de modifica...	Tipo	Tamaño
	mglis.dll	27/05/2015 11:11 ...	Extensión de la ap...	2,061 KB
<input checked="" type="checkbox"/>	modelsim.exe	27/05/2015 11:11 ...	Aplicación	7,773 KB
	modelsim.pdb	27/05/2015 11:11 ...	Program Debug D...	12,019 KB


En la ventana de selección, navegar hasta la ruta indicada y dar clic en **Seleccionar carpeta**.




Se mostrará la ruta seleccionada en la opción **ModelSim-Altera** de la ventana **Options**. Dar clic en **OK**.









Seleccionar las señales a simular y agregarlas a la ventana **Wave**. Puede arrastrar las señales a la ventana **Wave** o agregarlas a través de la opción **Add to** del menú emergente como se muestra en la imagen.




Para configurar el reloj, dar clic derecho sobre la señal correspondiente y seleccionar la opción **Clock...**




Definir las opciones del reloj deseadas y dar clic en **OK**




Para asignar un valor a una variable de entrada (en el ejemplo, asignar un valor a la señal de entrada RESET), dar clic derecho sobre la señal deseada y seleccionar la opción **Force...**




Asignar el valor deseado a la entrada y dar clic en OK




No olvide asignar un valor a cada variable de entrada. El valor por defecto asignado por el simulador es **U**, es decir, indefinido. Configurado el reloj y las señales de entrada, ejecutar la simulación por el tiempo deseado para obtener los valores de las salidas.



En la ventana **Wave** se mostrará el resultado de la simulación.



Puede ver el valor de las señales en el tiempo que usted desee.



3.- Modifique los valores y configuraciones del reloj, la entrada RESET y la simulación para que se familiarice con el simulador

Por ejemplo, puede simular con un reloj con flanco de bajada, cambiar el periodo del reloj, o hacer RESET = 1 o el valor que usted desee.


Hay que notar que con RESET = 0 (Valor lógico bajo) el contador se activa, así que tenga cuidado que la entrada asignada en el 'Pin Planner' entregue el valor adecuado, y de no ser así, haga las modificaciones necesarias en su diagrama. Por ejemplo, si asigna a RESET un pushbutton, verifique en la hoja de datos del dispositivo el valor que entrega dicha entrada cuando no está presion-

ada.


Lo mismo aplica para las salidas, si utiliza los LEDs del dispositivo para mostrar las salidas, verificar en la hoja de datos del dispositivo a qué nivel lógico se encienden los LEDs, y de ser necesario, haga los cambios correspondientes en su diagrama. De la simulación se puede observar el nivel lógico que entrega el contador en sus salidas.

4.- Simulación Básica utilizando el simulation Waveform Editor


Para realizar la simulación utilizando el editor de waveforms, agregar un nuevo waveform al proyecto.




En la ventana **New**, en la sección **Verification/Debugging Files** seleccionar la opción **University Program VWF**.




En la ventana **Simulation Waveform Editor** seleccionar la opción **Insert Node or Bus...** que se encuentra en el menú **Edit**, submenú **Insert**, tal como se indica en la siguiente imagen.





En la ventana **Insert Node or Bus**, dar clic en el botón **Node Finder...**




En la ventana **Node Finder**, dar clic en botón **List**.




Aparecerán las entradas y salidas del proyecto. Seleccionar las que se desean simular y trasladarlas a la lista **Selected Nodes:** y dar clic en el botón **OK**.




Dar clic en **OK** en la ventana **Insert Node or Bus**.




En el editor, seleccionar la entrada **CLK**.




Con la entrada seleccionada, dar clic en la opción **Overwrite Clock...** como se muestra en la siguiente imagen.




En la ventana **Clock** hacer los ajustes deseados y dar clic en **OK**.




En el editor aparecerá la señal del reloj. Ahora seleccionar la entrada **RESET**'.




Seleccionar la opción **Force Low (0)** del menú **Edit**, submenú **Value**, tal como se muestra en la siguiente imagen.




Una vez configurado el reloj y las entradas, iniciar la simulación seleccionando la opción **Run Functional Simulation** en el menú **Simulation**.




Esperar a que termine la simulación.



Al finalizar la simulación, aparecerá en una nueva ventana el resultado.



Puede ver los valores de las variables en cualquier momento de la simulación variando el **Master Time Bar**.




Explore las demás opciones del simulador, familiarícese con él y de las dos opciones de simulación presentadas, utilice la de su preferencia para las siguientes prácticas.


5.- Asignación de Pines y Programación de la tarjeta

Una vez simulado el proyecto y comprendido el funcionamiento de este, se procede a programarlo en la tarjeta.

Seleccionar la opción **Pin Planner** ubicado en el menú **Assignments**.




En la ventana **Pin Planner**, asigne los pines a las entradas y salidas que desee. Por ejemplo, la entrada **RESET** puede asignarla a un Pushbutton, mientras que las salidas puede asignarlas a los LEDs.




Haga la asignación de acuerdo a los pines correspondientes según las especificaciones de la tarjeta utilizada. Es importante asignar el pin correspondiente al reloj de la tarjeta a la entrada CLK, así que, busque en la hoja de datos de la tarjeta el pin correspondiente.

Hecha la asignación de pines, cierre la ventana 'Pin Planner'. En el diagrama de su proyecto notará que las entradas y salidas tendrán una etiqueta indicando el pin asignado.




Compile de nuevo su proyecto. **Es necesario re-compile el proyecto cada vez que se realicen modificaciones en el 'Pin Planner'.**


Terminada la asignación, proceda a programar la tarjeta. Conecte el dispositivo a cualquier puerto USB de su computadora. En Quartus, seleccione la opción **Programmer** ubicado en el menú **Tools**.




En la ventana **Programmer**, haga clic en el botón **Add File...** como se indica en la imagen siguiente.



En la ventana **Select Programming File**, entre a la carpeta **output_files** que se encuentra dentro del directorio donde guardó su proyecto, y seleccione el archivo con extensión **.sof**, cuyo nombre será igual al nombre de su proyecto. Haga clic en el botón **Open**.



Una vez agregado el archivo a grabar, puede programar la tarjeta dando clic en el botón **Start**.



Pruebe el proyecto y verifique que el funcionamiento es el esperado y responda.
 ¿Qué se observa en la tarjeta?
 ¿Es el mismo comportamiento que el visto en la simulación? ¿Por qué?


5.- Divisor de frecuencia

Para poder ver funcionando el diseño realizado en la tarjeta, es necesario hacer un divisor de frecuencia o divisor de reloj. El siguiente código en VHDL hace esta función:


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity divider is
    Port ( reloj : in std_logic;
          div_clk : out std_logic);
end divider;
architecture Behavioral of divider is
begin
    process (reloj)
        variable cuenta: std_logic_vector (27 downto 0):=X"0000000";
    begin
        if rising_edge (reloj) then
            if cuenta=X"4000000" then
                cuenta:=X"0000000";
            else
                cuenta:= cuenta+1;
            end if;
        end if;
        div_clk <= cuenta (25);
    end process;
end Behavioral;
```

Introduzca este código seleccionando **File - New - VHDL**. Guarde su diseño como **divider.vhd**. Una vez introducido compruebe que este código no tiene errores de sintaxis con **Processing - Analyze Current File**.


Para crear un símbolo de este divisor haga lo siguiente, seleccione de nuevo la ventana de divider.vhd y despues seleccione la pestaña **File - Create/ Update - Create Symbol files for current file**.



Para insertar este nuevo simbolo en el esquemático seleccione la ventana `practical1.bdf`, después con el botón derecho del mouse **Insert - Symbol - Project - divider**.



Coloque el símbolo y conecte su entrada a la línea CLK y su salida al reloj UP del contador.



Compile el proyecto de nuevo y vuelva a grabarlo en la tarjeta con los nuevos cambios y responda.

¿Qué se observa en la tarjeta?

¿Qué diferencia hace agregar el divisor al proyecto?

Describe el funcionamiento del divisor.