Bitacora Proyecto 1

1st Randall Bolaños López Ingenieria en computadores Instituto Tecnologico de Costa Rica Cartago, Costa Rica 2019043784 yitanr@estudiantec.cr

I. BITÁCORA DEL PROYECTO

Esta bitácora detalla el desarrollo incremental del proyecto, desde su inicio el 15 de agosto hasta su culminación el 11 de septiembre. Cada entrada refleja el avance realizado en la implementación de diseño, incluyendo el desarrollo de tablas de verdad, ecuaciones booleanas, uso de herramientas, y la estructuración del documento en Overleaf.

A. 15 de Agosto de 2024

- Inicio del proyecto y se definió: desarrollar un sistema de control para un motor basado en señales digitales, visualización mediante una matriz de LEDs, y uso de un display de 7 segmentos.
- Configuración del entorno de trabajo en Overleaf y distribución de tareas entre los dias restantes.

B. 17 de Agosto de 2024

- Investigación sobre decodificadores y selección de componentes electrónicos, incluyendo MOSFETs y flip-flops.
- Diseño inicial de la tabla de verdad para el primer decodificador, que convierte señales de 4 bits en 2 bits.
- Documentación del avance en Overleaf, con esquemas preliminares y justificación de los componentes seleccionados.

C. 19 de Agosto de 2024

- Desarrollo de las ecuaciones booleanas a partir de la tabla de verdad.
- Primeras pruebas de las ecuaciones utilizando un simulador lógico, verificando la corrección del diseño.
- Simplificación de las ecuaciones mediante tablas de Karnaugh para optimizar el diseño lógico.

| Α | В | | D | <i>Y</i> ₁ | Y_0 |
|---|---|---|-------------|-----------------------|-------|
| 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 0 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 |

Esta tabla de verdad fue utilizada para definir las salidas Y_1 y Y_0 en función de las combinaciones binarias de entrada A, B, C, y D. La implementación de esta tabla de verdad en el circuito fue un paso crucial para asegurar que el sistema respondiera correctamente a las señales de entrada.

1) Tablas y Ecuaciones:

| Α | В | С | D | <i>Y</i> ₁ | γ_0 |
|--|--------|--------|------------------|-----------------------|-----------------------|
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 | 1 0 |
| 0 | 0 | 1 | 1 0 | 1 | |
| 0 | 0 | 1 1 | 1 | 1 1 0 | 0 |
| 0 | 1 | 0 | 1 0 | 1 | 0 |
| 0 | 1 | 0 | | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 1 0 | 1 0 0 1 0 |
| 0 | | | 1 | 0 | |
| 0 0 0 0 0 0 0 0 1 1 1 1 1 1 | 1 0 | 1 0 | 1 0 1 0 | 1 | 1 1 0 |
| 1 | 0 | 0 | 1 0 | 1 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | | 1 | 0 |
| 1 | 1 | 0 | 1 0 | 1 0 | 1 0 0 |
| 1 | 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 0 | 1 | 1 0 |
| 1 | 1 | 1 | 1 | 1 | 1 |

Esta tabla de verdad representa todas las combinaciones posibles de los 4 bits de entrada (A, B, C, D) y las correspondientes salidas de 2 bits (Y1, Y0).

Para simplificar las ecuaciones booleanas correspondientes a Y_0 y Y_1 , se utilizan las tablas de Karnaugh.

• Tabla K para Y₁:

| $AB \backslash CD$ | 00 | 01 | 11 | 10 |
|--------------------|----|----|----|----|
| 00 | 0 | 1 | 0 | 1 |
| 01 | 1 | 1 | 0 | 0 |
| 11 | 0 | 1 | 1 | 1 |
| 10 | 1 | 0 | 1 | 0 |

- Tabla K para Y₀:

| $AB \backslash CD$ | 00 | 01 | 11 | 10 |
|--------------------|----|----|----|----|
| 00 | 1 | 0 | 0 | 1 |
| 01 | 0 | 1 | 1 | 0 |
| 11 | 1 | 0 | 0 | 1 |
| 10 | 1 | 1 | 0 | 0 |

• Ecuación para Y₁:

$$Y_1 = \overline{ABD} + \overline{ABD} + ABD + ABD$$

• Ecuación para Y₀:

$$Y_0 = \overline{AB}(C \oplus D) + \overline{ABC} + \overline{AB}(CD + \overline{CD}) + ABC$$

D. 21 de Agosto de 2024

- Implementación física inicial del circuito, comenzando con los decodificadores.
- Conexión de los decodificadores a un display de 7 segmentos para probar las salidas decodificadas.
- Documentación del proceso de implementación y los primeros resultados en Overleaf.

E. 23 de Agosto de 2024

- Diagnóstico y resolución de problemas en la alimentación del display de 7 segmentos.
- Ajuste de las resistencias y la disposición del circuito para mejorar la estabilidad.
- Pruebas funcionales del circuito con varias combinaciones de entrada para asegurar su robustez.

F. 25 de Agosto de 2024

- Implementación del control del motor mediante un MOS-FET, integrando la lógica de las salidas del decodificador.
- Pruebas de activación del motor bajo diferentes condiciones de entrada.
- Documentación en Overleaf y detalles del diseño del control del motor.