

实验名称：\_全加器和奇偶判断\_ 姓名：\_严旭铨\_ 学号：\_3220101731\_

专业：\_电气工程及其自动化\_

姓名：\_严旭铨\_

学号：\_3220101731\_

日期：\_2024.4.30\_

地点：\_紫金港东三 406\_

# 浙江大学实验报告

课程名称：\_电路与电子技术 2\_实验\_ 指导老师：\_张伟\_ 成绩：\_

实验名称：\_全加器和奇偶判断\_ 实验类型：\_模电实验\_ 同组学生姓名：\_褚玘铖\_

## 实验 10 全加器和奇偶判断

### 一、实验目的

1. 掌握组合集成电路元件的功能检查方法。
2. 熟悉全加器和奇偶位判断电路的工作原理。
3. 掌握组合逻辑电路的功能测试方法及设计方法。

### 二、实验内容


1. 测试与非门 74LS00 和与或非门 74LS55 的逻辑功能。
2. 用与非门 74LS00 和与或非门 74LS55 设计一个全加器电路，并进行功能测试。
3. 用与非门 74LS00 和与或非门 74LS55 设计四位数奇偶位判断电路，并进行功能测试。

### 三、实验过程

1. 测试与非门 74LS00 和与或非门 74LS55 的逻辑功能。


#### (1) 实验原理

##### i. 与非门 74LS00



74LS00

##### ii. 或非门 74LS55



74LS55

- iii. 74LS00 只需测试每个门是否符合与非门真值表，即 11 输出 0，其余输出 1。
- iv. 74LS55 若每个门都测有 256 种情况，不现实。可以采取把与或非门中一个与门接入一个 0（锁定 0），另一个与门 4 个输入逐个检测，3 个置 1，剩下那个待测的改状态。这样，与或非门就变成了一个信号传输的门，正常工作时输入=输出，如此，只要检验 8 个输入和输出的输出是否一致即可。

#### (2) 实验方案

- i. 与非门的检验比较简单，输入接触摸开关，依次输入即可。
- ii. 与或非门 74LS55:
  - a) 基本电路连接好，8 脚输出接实验箱电平指示灯。
  - b) 1 脚接低电平，14,13,12 脚接高电平，此时检验 10 脚是否正常。10 脚依次输入高、低电平，观察电平指示灯是否与输入信号一致。

c) 重复 b), 依次改测与门 2 的其他管脚

d) 重复上面两步, 与门 2 接入一个低电平, 对与门 1 的 4 个输入管脚进行检测。

(3) 实验数据

i. 与非门 74LS00

管脚	输入		管脚	输入	
1	1	0	4	1	0
2	1	x	5	1	x
输出	0	1	输出	0	1
管脚	输入		管脚	输入	
9	1	0	12	1	0
10	1	x	13	1	x
输出	0	1	输出	0	1

符合与非门特性。说明与非门正常。


ii. 与或非门 74LS55

管脚	输入		输出	
1	1	0	1	0
2	1	0	1	0
3	1	0	1	0
4	1	0	1	0
10	1	0	1	0
11	1	0	1	0
12	1	0	1	0
13	1	0	1	0

按照实验方案进行实验, 所有管脚输入输出都能对上, 说明与或非门正常。

2. 全加器电路


(1) 仿真电路图



(2) 实验原理

i. 全加器结构

如右图，全加器输入为 A,B,C<sub>i-1</sub>，输出为 C<sub>i</sub>,S<sub>i</sub>。其中，C<sub>i</sub>为进位指示，S<sub>i</sub>为末位。C<sub>i-1</sub>则是用于多个一位全加器级联，例如 8 个级联可以做成 8 位全加器，上一级的 C<sub>i</sub> 作为下一级的输入。



ii. 逻辑表达式

$$S_i = \overline{A}\overline{B}C_{i-1} + \overline{A}B\overline{C_{i-1}} + A\overline{B}\overline{C_{i-1}} + ABC_{i-1}$$
$$C_i = AB + AC_{i-1} + BC_{i-1}$$

iii. 表达式转化

由于只有与非门和与或非门，需要对上述逻辑表达式进行转化使之能够被有限的芯片实现。可以做下述转化：

$$S_i = \overline{A}\overline{B}C_{i-1} + \overline{A}B\overline{C_{i-1}} + A\overline{B}\overline{C_{i-1}} + ABC_{i-1}$$
$$S_i = (\overline{A}B + A\overline{B})\overline{C_{i-1}} + (\overline{A}\overline{B} + AB)C_{i-1}$$
$$S_i = (A \oplus B)\overline{C_{i-1}} + \overline{(A \oplus B)}C_{i-1} = A \oplus B \oplus C_{i-1}$$
$$C_i = AB + AC_{i-1} + BC_{i-1}$$
$$= \overline{\overline{A}\overline{B} + \overline{A}\overline{C_{i-1}} + \overline{B}\overline{C_{i-1}}}$$
$$= \overline{A\overline{B} + S_1\overline{C_{i-1}}}$$

其中，所有的异或 $\oplus$ 符号均可由一片与或非门实现，实现方案如下：

$$S_1 = \overline{A}B + A\overline{B} = \overline{A\overline{B} + \overline{A}B} = A \oplus B$$

如此，需要 3 片与或非门和 4 片与非门芯片即可实现目标。逻辑非采用与非门实现，一个脚输入高电平即可将与非门转成非门。

(3) 实验数据


i. 实测

表 1 全加器实验数据

序号	输入			输出	
	A	B	C <sub>i-1</sub>	C <sub>i</sub>	S <sub>i</sub>
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	0	1
3	0	1	1	1	0
4	1	0	0	0	1
5	1	0	1	1	0
6	1	1	0	1	0
7	1	1	1	1	1

与理论真值表很好地对，实现了全加器功能。


ii. 仿真



以序号 7 为例，与理论和实测均对应。


3. 奇偶判断电路

(1) 仿真电路图



(2) 实验原理

i. 奇偶检验电路结构



在 80C51 单片机中，也有奇偶检验位（PSW.0），不过是 8 位的。这里考虑时间和难度采用 4 位。若输入有奇数个 1 则输出 1（奇校验），否则输出 0（偶校验）。

ii. 逻辑表达式

$$\begin{aligned} Z &= A \oplus B \oplus C \oplus D \\ &= (A \oplus B) \oplus (C \oplus D) \\ &= Z_1 \oplus Z_2 \end{aligned}$$

采用和上面同样的方法， $\oplus$  用 1 片与或非门实现。

(3) 实验数据

i. 实测

表 2 奇偶检验电路数据


序号	输入				输出
	A	B	C	D	
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	1

8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	0


与理论真值表一致，实现了奇偶检验的功能。

## ii. 仿真


### a) 输入 1111



### b) 输入 0001



### c) 输入 0110



其余结果也与理论真值表和实测结果一致，实现了奇偶检验的功能。

## 四、实验体会与思考

- 随着单片机和电子元器件制造工艺和精度的提升，奇偶检验在当下虽然用得已经不多，但是学习它的电路实现还是很有意义的。在全加器的学习中，我学会了如何转化异或 $\oplus$ 用一片与或非门来实现，这使得很多逻辑表达式可以用我们实验室现有的芯片来实现。
- 本次实验的学习让我对单片机的一些硬件结构也有了更深的认识。
- 仿真备忘录：

如右图所示的高低电平指示灯在 Multisim 中，可在 Indicators 组，PROBE 系列中找到。

