


**RISC-V**




# 1. RISC-V

Historia



# Problemática...

- Las ISA existentes eran complejas y con derechos de propiedad.
- Partiendo del procesador Intel 8086, el set x86, parte con 80 instrucciones en 1978.
- Para el 2014, alcanzó las 1338 instrucciones en su versión x86 32 bits.




# Origen

- **RISC** (Reduced Instruction Set Computer) inició como proyecto temporal en UC Berkeley.
- Surge de la necesidad de una ISA libre y cambiando la tendencia incremental de las ISAs existentes a una modular, con un núcleo fundamental y adaptándolo a las necesidades específicas.
- El núcleo fundamental del ISA de RISC-V es llamado **RV32I**.
- Las extensiones se indican mediante banderas representadas mediante concatenación al núcleo fundamental
  - **Ejemplo**: RV32IMF, agrega multiplicación RV32M y punto flotante precisión simple RV32F, a las instrucciones base obligatorias RV32I).

# 2. RISC-V

Compilación



# Ensamblador


- Recibe como entrada un archivo con extensión “.s” en **UNIX** y un archivo con extensión “.asm” para **MS-DOS**.
- El ensamblador no solo produce código objeto, si no que extiende las instrucciones para incluir operaciones útiles, por lo que se les llama “**pseudoinstrucciones**”.
- Puede incluir instrucciones de alto nivel, como llamadas a librerías incluidas particulares.

# Enlazador

- Recibe como entrada un archivo con extensión “.o” en **UNIX**, generando un archivo de salida “.out”; para **MS-DOS**, recibe un archivo con extensión “.obj” o “.lib” y genera un archivo de salida “.exe”.
- El enlazador permite que, en vez de compilar todo el código fuente cada vez que se cambia un archivo, se pueda ensamblar archivos individuales por separado.
- Puede incluir instrucciones de alto nivel, como llamadas a librerías incluidas particulares.

# Memoria


- El **stack pointer** (sp) comienza en bfff fff0 y crece hacia el área de Static data.
- El área de **text** (código del programa) comienza en 0001 0000 e incluye librerías enlazadas en forma estática.
- El área de **Static data** comienza inmediatamente después del área de text (ejemplo: dirección 1000 0000).
- Los datos dinámicos están después del Static data, llamado Heap, crece hacia el área de stack e incluye librerías enlazadas en forma dinámica.





# 3. RISC-V

Directivas



# Directivas en RV32I


- Inician por “.” y luego el identificador.
- Instrucciones predefinidas para la habilitación de elementos específicos del programa.
- No solo se reservan para la creación de segmentos si no permiten la definición de almacenamientos en memoria.

Directiva	Descripción
<code>.text</code>	Ítems subsiguientes son almacenados en la sección <code>text</code> (código de máquina).
<code>.data</code>	Ítems subsiguientes son almacenados en la sección <code>data</code> (variables globales).
<code>.bss</code>	Ítems subsiguientes son almacenados en la sección <code>bss</code> (variables globales inicializadas a 0).
<code>.section .foo</code>	Ítems subsiguientes son almacenados en la sección llamada <code>.foo</code> .
<code>.align n</code>	Alinear el siguiente dato en un límite de $2^n$ bytes. Por ejemplo, <code>.align 2</code> alinea el próximo valor en un límite de <i>word</i> .
<code>.balign n</code>	Alinear el siguiente dato en un límite de <i>n</i> bytes. Por ejemplo, <code>.balign 4</code> alinea el próximo valor en un límite de <i>word</i> .
<code>.globl sym</code>	Declara que la etiqueta <code>sym</code> es global y se le puede hacer referencia desde otros archivos.
<code>.string "str"</code>	Almacenar el string <code>str</code> en memoria y terminarlo en null.
<code>.byte b1,..., bn</code>	Almacenar las <i>n</i> cantidades de 8 bits en bytes sucesivos de memoria.
<code>.half w1,..., wn</code>	Almacenar las <i>n</i> cantidades de 16 bits en halfwords sucesivos de memoria.
<code>.word w1,..., wn</code>	Almacenar las <i>n</i> cantidades de 32 bits en words sucesivos de memoria.
<code>.dword w1,..., wn</code>	Almacenar las <i>n</i> cantidades de 64 bits en doublewords sucesivos de memoria.
<code>.float f1,..., fn</code>	Almacenar los <i>n</i> números de punto flotante de precisión simple en words sucesivos de memoria.
<code>.double d1,..., dn</code>	Almacenar los <i>n</i> números de punto flotante de precisión doble en doublewords sucesivos de memoria.
<code>.option rvc</code>	Comprimir las instrucciones subsiguientes (ver Capítulo 7).
<code>.option norvc</code>	No comprimir las instrucciones subsiguientes.
<code>.option relax</code>	Permitir relajación del linker para las instrucciones subsiguientes.
<code>.option norelax</code>	No permitir relajación del linker para las instrucciones subsiguientes.
<code>.option pic</code>	Las instrucciones subsiguientes son <i>position-independent code</i> .
<code>.option nopic</code>	Las instrucciones subsiguientes son <i>position-dependent code</i> .
<code>.option push</code>	Hacer Push del estado de todos los <code>.options</code> a un stack, para que un posterior <code>.option pop</code> restaure sus valores.
<code>.option pop</code>	Hacer Pop del stack de opciones, restaurando todos los <code>.options</code> a su estado en el momento del último <code>.option push</code> .

# Directivas comunes de RISC-V

# 4. RISC-V

Registros



# Registros de RV32I


- Sus nombres están determinados por el **ABI** (Application Binary Interface).
- En RV32I existen **31 registros** utilizables, más el **x0** que siempre tiene el valor 0.
- Todos los registros y tamaños de palabras son de **32 bits**.
- Todas las operaciones son entre registros (ninguna de registro a memoria).

00000	x0	<b>zero</b>	Hard-wired zero	
00001	x1	<b>ra</b>	Return address Caller	May be changed by sub Used for function return with jalr x0, x1, 0 if changed by Sub must be backed up
00010	x2	<b>sp</b>	Stack pointer Callee	
00011	x3	<b>gp</b>	Global pointer	
00100	x4	<b>tp</b>	Thread pointer	
00101	x5	<b>t0</b>	Temporary/alternate link register Caller	May be changed by sub
00110	x6	<b>t1</b>	Temporaries Caller	May be changed by sub
00111	x7	<b>t2</b>	Temporaries Caller	May be changed by sub
01000	x8	<b>s0 / fp</b>	Saved register/frame pointer Callee	if changed by Sub must be backed up
01001	x9	<b>s1</b>	Saved register Callee	if changed by Sub must be backed up
01010	x10	<b>a0</b>	Function arguments/return values Caller	Use to pass to functions - May be changed by sub
01011	x11	<b>a1</b>	Function arguments/return values Caller	Use to pass to functions - May be changed by sub
01100	x12	<b>a2</b>	Function arguments Caller	Use to pass to functions - May be changed by sub
01101	x13	<b>a3</b>	Function arguments Caller	Use to pass to functions - May be changed by sub
01110	x14	<b>a4</b>	Function arguments Caller	Use to pass to functions - May be changed by sub
01111	x15	<b>a5</b>	Function arguments Caller	Use to pass to functions - May be changed by sub
10000	x16	<b>a6</b>	Function arguments Caller	Use to pass to functions - May be changed by sub
10001	x17	<b>a7</b>	Function arguments Caller	Use to pass to functions - May be changed by sub
10010	x18	<b>s2</b>	Saved registers Callee	if changed by Sub must be backed up
10011	x19	<b>s3</b>	Saved registers Callee	if changed by Sub must be backed up
10100	x20	<b>s4</b>	Saved registers Callee	if changed by Sub must be backed up
10101	x21	<b>s5</b>	Saved registers Callee	if changed by Sub must be backed up
10110	x22	<b>s6</b>	Saved registers Callee	if changed by Sub must be backed up
10111	x23	<b>s7</b>	Saved registers Callee	if changed by Sub must be backed up
11000	x24	<b>s8</b>	Saved registers Callee	if changed by Sub must be backed up
11001	x25	<b>s9</b>	Saved registers Callee	if changed by Sub must be backed up
11010	x26	<b>s10</b>	Saved registers Callee	if changed by Sub must be backed up
11011	x27	<b>s11</b>	Saved registers Callee	if changed by Sub must be backed up
11100	x28	<b>t3</b>	Temporaries Caller	May be changed by sub
11101	x29	<b>t4</b>	Temporaries Caller	May be changed by sub
11110	x30	<b>t5</b>	Temporaries Caller	May be changed by sub
11111	x31	<b>t6</b>	Temporaries Caller	May be changed by sub

# Registros de RV32I

# 5. RISC-V

Instrucciones



# Instrucciones de Movimiento

**li** rd, immediate

*Load Immediate.* Pseudoinstrucción, RV32I y RV64I.

`x[rd] = immediate`

**la** rd, symbol

*Load Address.* Pseudoinstrucción, RV32I y RV64I.

`x[rd] = &symbol`

**mv** rd, rs1

*Move.* Pseudoinstrucción, RV32I y RV64I.

`x[rd] = x[rs1]`



# Instrucciones de Salto

**j** offset

*Jump.* Pseudoinstrucción, RV32I y RV64I.

Descripción	RV32I	ARM-32	x86-32
Branch si =	beq t0, t1, foo	cmp r0, r1 beq foo	cmp eax, esi je foo
Branch si $\neq$	bne t0, t1, foo	cmp r0, r1 bne foo	cmp eax, esi jne foo
Branch si <	blt t0, t1, foo	cmp r0, r1 blt foo	cmp eax, esi jl foo
Branch si $\geq_s$	bge t0, t1, foo	cmp r0, r1 bge foo	cmp eax, esi jge foo
Branch si $<_u$	bltu t0, t1, foo	cmp r0, r1 bcc foo	cmp eax, esi jb foo
Branch si $\geq_u$	bgeu t0, t1, foo	cmp r0, r1 bcs foo	cmp eax, esi jnb foo
Branch si =0	beqz t0, foo	cmp r0, #0 beq foo	test eax, eax je foo
Branch si $\neq$ 0	bnez t0, foo	cmp r0, #0 bne foo	test eax, eax jne foo

# Instrucciones de Operación

**add** rd, rs1, rs2

$$x[rd] = x[rs1] + x[rs2]$$

*Add.* Tipo R, RV32I y RV64I.

Suma el registro  $x[rs2]$  al registro  $x[rs1]$  y escribe el resultado en  $x[rd]$ . Overflow aritmético ignorado.

**addi** rd, rs1, immediate

$$x[rd] = x[rs1] + \text{sxt}(\text{immediate})$$

*Add Immediate.* Tipo I, RV32I y RV64I.

Suma el *inmediato* sign-extended al registro  $x[rs1]$  y escribe el resultado en  $x[rd]$ . Overflow aritmético ignorado.

**sub** rd, rs1, rs2

$$x[rd] = x[rs1] - x[rs2]$$

*Subtract.* Tipo R, RV32I y RV64I.

Subtracts register  $x[rs2]$  from register  $x[rs1]$  y escribe el resultado en  $x[rd]$ . Overflow aritmético ignorado.

# Instrucciones de Operación

**and** rd, rs1, rs2

$$x[rd] = x[rs1] \& x[rs2]$$

*AND*. Tipo R, RV32I y RV64I.

Calcula el AND a nivel de bits de los registros  $x[rs1]$  y  $x[rs2]$  y escribe el resultado en  $x[rd]$ .

**andi** rd, rs1, immediate

$$x[rd] = x[rs1] \& \text{sext}(\text{immediate})$$

*AND Immediate*. Tipo I, RV32I y RV64I.

Calcula el AND a nivel de bits del *inmediato* sign-extended y el registro  $x[rs1]$  y escribe el resultado en  $x[rd]$ .

**or** rd, rs1, rs2

$$x[rd] = x[rs1] | x[rs2]$$

*OR*. Tipo R, RV32I y RV64I.

Calcula el OR inclusivo a nivel de bits de los registros  $x[rs1]$  y  $x[rs2]$  y escribe el resultado en  $x[rd]$ .

**ori** rd, rs1, immediate

$$x[rd] = x[rs1] | \text{sext}(\text{immediate})$$

*OR Immediate*. Tipo I, RV32I y RV64I.

Calcula el OR inclusivo a nivel de bits del *inmediato* sign-extended y el registro  $x[rs1]$  y escribe el resultado en  $x[rd]$ .

**not** rd, rs1

$$x[rd] = \sim x[rs1]$$

*NOT*. Pseudoinstrucción, RV32I y RV64I.

# Instrucciones de Interrupción

**ecall**

*Environment Call.* Tipo I, RV32I y RV64I.

# ¿Dudas?

**YOU THINK ASSEMBLER IS YOUR  
NIGHTMARE? YOU MERELY ADOPTED  
ASSEMBLER.**



**I WAS BORN IN IT, MOLDED BY IT. I'VE NOT  
SEEN ANY OTHER PROGRAMMING  
LANGUAGES TILL I WAS IN COLLEGE** or.net