4주차 예비보고서

전공: 컴퓨터공학과 학년: 3학년 학번: 20212022 이름: 이예준

**1.**

****

\*NAND, NOR, XOR transistor-level gate

**2.**

-NAND

텍스트, 폰트, 디자인, 스크린샷이(가) 표시된 사진

자동 생성된 설명

부정논리곱이라고도 부르며 입력 값들을 받을 때 모두 1인 경우에만 ‘0’을 반환하는 논리구조이다. 입력 값들 중 하나라도 0으로 받을 경우(입력되지 않는 경우) ‘1’을 반환하게 된다.

\*진리표

|  |  |  |
| --- | --- | --- |
| 입력값 A | 입력값 B | 결과값 R |
| 0 | 0 | 1 |
| 1 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 1 | 0 |

-NOR

텍스트, 폰트, 그래픽, 로고이(가) 표시된 사진

자동 생성된 설명

부정논리합이라고도 부르며 입력 값들을 받을 때 적어도 하나가 1인 경우에 ‘0’을 반환하는 구조이다. 입력을 하나도 안 받을 경우에만 ‘1’을 반환한다.

\*진리표

|  |  |  |
| --- | --- | --- |
| 입력값 A | 입력값 B | 결과값 R |
| 0 | 0 | 1 |
| 1 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 1 | 0 |

-XOR

폰트, 텍스트, 로고, 그래픽이(가) 표시된 사진

자동 생성된 설명

배타적 논리합 이라고도 부르며 두 입력값이 서로 같을 때 ‘0’을 반환하고, 하나라도 다를 경우 ‘1’을 반환한다.

\*진리표

|  |  |  |
| --- | --- | --- |
| 입력값 A | 입력값 B | 결과값 R |
| 0 | 0 | 0 |
| 1 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 1 | 0 |

**3.**

NAND와 NOR 게이트를 조합하면 기본 논리 게이트(AND, OR,NOT)와 동일한 프로세스를 가지는 게이트를 만들 수 있다.

-AND

폰트, 도표, 화이트, 상징이(가) 표시된 사진

자동 생성된 설명

그림과 같이 NAND 게이트 두개를 직렬로 연결했을 때 AND게이트를 만들 수 있다.

\* not(not(A and B))

도표, 폰트, 화이트, 디자인이(가) 표시된 사진

자동 생성된 설명

NOR게이트는 두 입력 모두 같은 입력이라면 그 값을 반전시켜서 출력으로 내놓는다.

그렇게 나온 두 출력을 NOR게이트의 입력으로 받으면 그 최종 출력은

NOR게이트와 똑같은 두 입력을 받은 AND게이트의 출력과 같다.

\*드모르간의 법칙 not (A and B)=(not A) or (not B)와 같은 논리이다.

-OR

도표, 폰트, 스케치, 화이트이(가) 표시된 사진

자동 생성된 설명

NAND게이트는 두 입력 모두 같은 입력이라면 그 값을 반전시켜서 출력으로 내놓는다.

그렇게 나온 두 출력을 NAND게이트의 입력으로 받으면 그 최종 출력은

NAND게이트와 똑같은 두 입력을 받은 OR게이트의 출력과 같다.

\*드모르간의 법칙 not (A or B)=(not A) and (not B) 와 같은 논리이다.

폰트, 도표, 라인, 화이트이(가) 표시된 사진

자동 생성된 설명

그림과 같이 NOR 게이트 두개를 직렬로 연결했을 때 OR게이트를 만들 수 있다.

\*not(not(A or B))

-NOT

도표, 폰트, 디자인, 화이트이(가) 표시된 사진

자동 생성된 설명

폰트, 화이트, 라인, 스크린샷이(가) 표시된 사진

자동 생성된 설명

위에서 설명했듯이 NAND와 NOR게이트는 같은 두 입력을 받으면

출력은 반전되어서 NOT게이트와 같은 출력을 가진다.

**4.**

AND-OR-INVERT logic은 하나 이상의 AND게이트와 NOR게이트의 조합으로 구성된

two-level 논리함수라고 말할 수 있다.

도표, 스케치, 폰트, 라인이(가) 표시된 사진

자동 생성된 설명

\*AOI gate

CMOS관점에서 봤을 때 위 그림과 같은 AOI 게이트를 만들 때 AOI Cell은

6개의 트랜지스터를 사용하지만 AOI Cell을 사용하지 않을 때는

2개의 NAND게이트(개당 4개의 트랜지스터), 2개의 NOT게이트(개당 1개의 트랜지스터)

그리고 1개의 NOR게이트(개당 4개의 트랜지스터)가 필요해 총 14개의 트랜지스터가

필요하다.

도표, 라인, 디자인이(가) 표시된 사진

자동 생성된 설명

이처럼 AOI게이트는 더 적은 트랜지스터 혹은 게이트를 사용하며 속도 증가, 전력 감소, 더 작은 면적 등의 장점이 있다.

**5.**

위에서 설명한 것처럼 배타적 논리합 구조를 가지고 있어 두 입력 중 오직 하나의 입력만 ‘1’로 들어올 때 출력을 ‘1’로 내보낸다. 두 입력이 ‘0’이거나 ‘1’일 경우에는 ‘0’으로 출력을

내보낸다.

표현: A ⊕ B,   등

도표, 라인, 폰트, 평면도이(가) 표시된 사진

자동 생성된 설명

\*AND, NOT, OR게이트로 구현

스케치, 도표, 그림, 라인 아트이(가) 표시된 사진

자동 생성된 설명

\*NOR게이트로 구현

도표, 폰트, 라인, 화이트이(가) 표시된 사진

자동 생성된 설명

\*NAND게이트로 구현

도표, 폰트, 라인, 상징이(가) 표시된 사진

자동 생성된 설명

\*AND,NOR게이트로 구현

**6.**

AND게이트와 OR게이트들을 사용하여 함수를 회로로 구현할 때 스위칭 함수를

간략화를 할 수 있지만 최소식을 얻기는 쉽지 않다. 이러한 문제를 해결하기 위해서는 ‘카르노 맵’이라는 방법이 있다.

-2변수 카르노 맵(예시)

|  |  |  |
| --- | --- | --- |
| 입력값 A | 입력값 B | 결과값 R |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |

\*진리표[그림1]

스크린샷, 도표, 라인, 사각형이(가) 표시된 사진

자동 생성된 설명

\*카르노 맵[그림 2]

위 [그림1]과 같은 진리표를 [그림2]와 같은 카르노 맵으로 그릴 수 있다.

A’B’와 A’B는 위아래로 인접해 있고 공통적으로 변수 A’를 가지고 있다.

B’와 B는 서로 달라 결합할 수 있어 이 둘을 묶으면 변수 A’만 남는다.

\*A’B’ + A’B = A’

2변수뿐만 아니라 3변수 4변수 카르노 맵을 통해 최소식을 구할 수 있다.