7주차 예비보고서

전공: 컴퓨터공학과 학년: 3학년 학번: 20212022 이름: 이예준

**1.**

데이터 전달과정에서 발생하는 데이터의 error가 발생했는지 확인하기 위해 사용되는 것을

Parity bit라고 한다. 송신자가 정보를 보냈을 때, 수신자는 받은 정보가 오류 없는 정보인지

알 수 없기 때문에 Parity bit를 정보안에 함께 넣어 보낸다.

Parity bit는 Even parity와 Odd parity 2가지가 있다. Even parity는 전달되는 정보의

bit의 1의 개수를 짝수로 맞춰주어야 하기 때문에, bit의 1의 개수가 홀수이면 1,

짝수이면 0을, 보내는 정보에 붙여서 보낸다. 반대로 Odd parity는 1의 개수를 홀수로

맞춰 주기 위해, bit의 1의 개수가 홀수이면 0, 짝수이면 1을, 보내는 정보에 붙여서 보낸다.

당연히 Even parity인지, Odd parity인지에 따라 보내는 bit가 다르기 때문에 송신자와

수신자는 사전에 어떤 Parity를 사용할지 약속해야 한다.

예를 들어 6(0110)을 전송한다고 했을 때, 2개 짝수개의 1이 있는 것을 확인할 수 있다. 만약 Even parity를 사용한다면 짝수개의 1이 있기 때문에 0을 뒤에 붙여서 (01100)

이렇게 보내준다. Odd parity를 사용한다면 반대로 홀수개의 1을 만들어 주기 위해

(01101) 이렇게 보내준다.

Parity를 연산하여 정보에 Parity bit를 추가해주는 장치를 Parity bit 생성기라고 한다.

Parity bit 생성기는 XOR 게이트를 사용하는데, 그 이유는 XOR 연산이

1의 개수가 홀수이면 1, 짝수이면 0을 반환하기 때문이다.

XOR연산만 하면 Even parity만 만들 수 있기 때문에 Odd parity는 XOR게이트에

NOT게이트를 추가하여 사용한다.

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
|  | 3-bit information | | | Parity |
|  | x | y | z | P |
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 2 | 0 | 1 | 0 | 1 |
| 3 | 0 | 1 | 1 | 0 |
| 4 | 1 | 0 | 0 | 1 |
| 5 | 1 | 0 | 1 | 0 |
| 6 | 1 | 1 | 0 | 0 |
| 7 | 1 | 1 | 1 | 1 |

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
|  | 3-bit information | | | Parity |
|  | x | y | z | P |
| 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 1 | 0 | 0 | 0 |
| 5 | 1 | 0 | 1 | 1 |
| 6 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | 0 |

\*3-bit Even parity 생성기 진리표 \*3-bit Odd parity생성기 진리표

도표, 라인, 텍스트, 그래프이(가) 표시된 사진

자동 생성된 설명

\*3-bit Even parity생성기 회로도

도표, 라인, 텍스트, 그래프이(가) 표시된 사진

자동 생성된 설명

\*3-bit Odd parity생성기 회로도

**2.**

송신자가 Parity bit 생성기로 bit를 만들어 정보에 붙여서 보냈을 때, 수신자 측에서 정보가

제대로 왔는지 확인하기 위해 사용하는 것을 Parity bit 검사기라고 한다.

Parity bit 생성기와 마찬가지로 Even Parity 검사기와 Odd Parity 검사기 두가지가 있다.

1의 개수가 맞지 않아 오류라고 판단될 때는 1을, 1의 개수가 맞아 정상이라고 판단될 때는

0을 반환한다. 연산은 Parity bit 생성기와 마찬가지로 XOR게이트를 통해 1의 개수가 홀수이면 1, 짝수이면 0이 반환되게 하고, Odd parity의 경우는 XOR게이트에NOT게이트를

추가하여 사용한다.

도표, 폰트, 라인, 그래프이(가) 표시된 사진

자동 생성된 설명

\*3-bit Even parity 검사기 회로도

도표, 라인, 폰트, 그래프이(가) 표시된 사진

자동 생성된 설명

\*3-bit Odd parity 검사기 회로도

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| 4-bit Received Information | | | | Error check |
| x | y | z | P | Ec |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |

\*3-bit Even parity 검사기 진리표

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| 4-bit Received Information | | | | Error check |
| x | y | z | P | Ec |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |

\*3-bit Odd parity 검사기 진리표

parity 검사기의 단점은 오로지 1의 개수가 홀수인지, 짝수인지 판별하는 것 밖에

없기 때문에 짝수개의 bit가 오류가 난다면 그 오류를 검출해낼 수 있는 능력이 없다.

**3.**

**-Block Coding**

데이터를 전송할 때 0이 계속되게 되면 송신자가 의도한 싱크와 수신자의 싱크가 맞지 않아

오류가 발생할 수 있다. 이를 방지하고 오류를 검출, 정정하기 위해 bit를 추가하는 것을 Block Coding이라고 한다. 기존 데이터 뒤에 Block-coding된 bit를 추가한다.

mB/nB Encoding (n>m)은 m bit의 데이터를 n bit의 데이터로 변환하는 것으로

전체 데이터를 m bit 단위로 나눈 뒤, 나눈 각 비트들을 n bit의 데이터로 변환시킨다.

연속되는 0의 개수가 줄어들수록 오류도 최소화된다. 하지만 너무 잘게 나눌 경우 추가되는 데이터의 양도 매우 늘어나기 때문에 보통 4B/5B가 일반적으로 사용된다.

2B/3B를 예로 들어본다.

데이터 “01101100”을 보낸다고 하면 “01”,”10”,”11”,”00”으로 나눌 수 있다.

|  |  |
| --- | --- |
| 기존 데이터 | Block Coding된 데이터 |
| 00 | 000 |
| 10 | 101 |
| 01 | 011 |
| 11 | 110 |

\*2B/3B Mapping Table

위의 표를 참고하면 “01”,”10”,”11”,”00”은 “011”,”101”,”110”,”000”로 변환할 수 있다.

Block-coding의 경우 1의 Parity bit 검사기와 마찬가지로 1의 개수를 통해 error를 탐지할 수 있고, 역시 2-bit error가 발생한 경우 탐지할 수 없다.

**4.**

두 N진수의 값의 크기를 비교하는 논리회로를 N bit 비교기라고 한다.

비교하는 경우는 두 값의 크기가 서로 같거나, 다르거나, 크거나 ,작은 경우를 본다.

**-1bit 비교기**

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 입력 | | 출력 | | | |
| A | B | A=B | A!=B | A>B | A<B |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |

\*1bit 비교기 진리표

각각의 비교함수는 다음과 같다.

A=B : => XNOR연산을 하여 서로 같을 때만 1을 반환한다.

A!=B: => NOR연산을 하여 서로 다를 때만 1을 반환한다.

A>B: => B의 보수를 취해 A가 1이고, B가 0일 때 1을 반환한다.

A>B: => A의 보수를 취해 A가 0이고, B가 1일 때 1을 반환한다.

도표, 라인, 폰트, 그래프이(가) 표시된 사진

자동 생성된 설명

\*1bit 비교기 회로도

**-2bit 비교기**

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 입력 | | 출력 | | | |
| A | B | A=B | A!=B | A>B | A<B |
| A1A2 | B1B2 | T1 | T2 | T3 | T4 |
| 00 | 00 | 1 | 0 | 0 | 0 |
| 01 | 0 | 1 | 0 | 1 |
| 10 | 0 | 1 | 0 | 1 |
| 11 | 0 | 1 | 0 | 1 |
| 01 | 00 | 0 | 1 | 1 | 0 |
| 01 | 1 | 0 | 0 | 0 |
| 10 | 0 | 1 | 0 | 1 |
| 11 | 0 | 1 | 0 | 1 |
| 10 | 00 | 0 | 1 | 1 | 0 |
| 01 | 0 | 1 | 1 | 0 |
| 10 | 1 | 0 | 0 | 0 |
| 11 | 0 | 1 | 0 | 1 |
| 11 | 00 | 0 | 1 | 1 | 0 |
| 01 | 0 | 1 | 1 | 0 |
| 10 | 0 | 1 | 1 | 0 |
| 11 | 1 | 0 | 0 | 0 |

\*2bit 비교기 진리표

각각의 비교함수는 다음과 같다.

A=B:

A!=B:

A>B:

A>B:

**5.**

7485는 4bit의 이진수 두개{ (A0~A3), (B0~B3) }를 서로 비교하는 회로이다.

비교를 하는 방법은 두 가지가 있다. 먼저 그들의 MSB(A3, B3)를 비교한다. 만약 둘 중 하나의

MSB가 1이고 다른 하나가 0이라면, 1인 쪽이 더 크기 때문에 비교과정은 중단된다.

만약 둘 다 1 또는 0으로 같다면, MSB 아래로 내려가 다음 비트에서 A와 B를 비교하는 과정을 계속한다. 반대로 LSB(A0, B0)를 비교하는 경우도 있다. MSB와 같이 다르면 종료,

같으면 LSB 위로 올라가 다음 비트에서 A와 B를 비교하는 과정을 계속한다.

이 두 과정을 통해 A > B, A < B 또는 A = B비교 결과를 도출해낸다.

또한 하나의 비교기를cascade 배열로 연결하여 각각 4비트, 8비트, 16비트, 32비트 또는 64비트 숫자를 비교하는 시스템을 구축할 수 있다.

텍스트, 도표, 폰트, 번호이(가) 표시된 사진

자동 생성된 설명

\*IC 7485 비교기 구조도

**6.**

Multiplexer는 n개의 입력선들 중 하나를 선택하여 선택된 입력을 하나의 출력선에

연결해주는 논리회로이다. 선택선들의 조합에 따라 입력선이 결정된다.

예시) - 4 X 1 Multiplexer

|  |  |  |
| --- | --- | --- |
| 선택선 | | 출력 |
| S1 | S0 | F |
| 0 | 0 | D0 |
| 0 | 1 | D1 |
| 1 | 0 | D2 |
| 1 | 1 | D3 |

\*4 X 1 Multiplexer 진리표

위의 진리표를 가지고 회로도를 그리면 아래와 같다.

도표, 라인, 평면도, 기술 도면이(가) 표시된 사진

자동 생성된 설명

\*4 X 1 Multiplexer 회로도

Demultiplexer는 Multiplexer와 반대로 한 개의 입력선을 받아 n개의 출력선들 중 하나를

선택하여 연결해주는 논리회로이다. 선택선들의 조합에 따라 출력선이 결정된다.

예시) - 1 X 4 Demultiplexer

|  |  |  |
| --- | --- | --- |
| 선택선 | | 출력 |
| S1 | S0 | F |
| 0 | 0 | Y0 |
| 0 | 1 | Y1 |
| 1 | 0 | Y2 |
| 1 | 1 | Y3 |

\*1 X 4 Demultiplexer 진리표

위의 진리표를 가지고 회로도를 그리면 아래와 같다.

도표, 스케치, 기술 도면, 평면도이(가) 표시된 사진

자동 생성된 설명

\*1 X 4 Demultiplexer 회로도

Multiplexer또는 Demultiplexer를 사용함으로써 여러 연결들을 하나의 회로도에

담을 수 있어 비용이 절감되는 장점이 있다.