1 Dieid word

لتنفيذ التجسرات المنطقية

الباب الأول: تقسيم عاتلات البوابات المنطقية

البوابة المنطقية (Logic Gate) البوابة المنطقية عيارة عن عاصر الكتروني يستخدم في الدوانر الإلكترونية ؟ التحكم في الإشارات الرقمية موجودة على مدخلاته.

وتتميز بوجود مدخل أو أكثر ولكن لها مخرج واحد فقط . ومعظم الدوائر الإلكترونية الحديثة والحاسبات الرقمية بَدَالِف بِشَكُل أَمِياسِي مِن اليوايات المنطقية .

المنطق الموجب والمنطق السالب

• تعمل البوابات المنطقية على السماح بمرور البيانات أو عدم مرورها أي أن لها مستويان من(جهد الخرج)

وبالطبع فإن جهد ألخرج عند السماح بهرور البيانات بختلف عن جهد الخرج عند منع مرور ها

و هذان المستويان للخرج بناسبان تماماً نظام الأعداد الثنائية و على ذلك إذا كان جبد الخرج منخفضا (LOW)
 فإنه يقابل المستوى (0) الثنائي ويقال أن الخرج غير حقيقي (FALSE) .وإذا كان جهد الخرج عاليا (HIGH) فإنه يقابل المستوى (1) الثنائي ويقال أن الخرج حقيقي (TRUE) .

المستوى (<u>0</u>) المستوى (<u>1</u>) المستوى (<u>1</u>) المستوى (<u>1</u>) المستوى (<u>0</u>) المستوى (<u>0</u>) منطق سلاب

الشكل (1) متكاملة العنطق الموجب والمنطق السالب

* و هذاك نو عان من المنطق ، يسمى أحدَهم بالمنطق الموجب (Positive Logie)، والأخر بالمنطق السائب (Negatie Logie) ، فإذا كان مستوى إشارة خرج البوابة . الذي يقابل المستوى (1) الثنائي أكثر إيجابية من المستوى (0) الثنائي، يقال أن البوابة تعمل على منطق موجب

أما آذا كان المستوى (0) الثنائي أكثر إيجابية من المستوى (1) الثنائي فيقال أن البواية تعمل على (منطق سالب)
 على سبار المثال الحدول الثالي ببين المنطق الموجب ليواية AND والمنطق المالب ليواية OR .

ابة	سلوك البوا			لق الموجب	المند		نطق السالب	
X	Y	F	X	Y	AND	X	Y	OR
Lo	Do	L	0	0	0	1	1	1
Lo	Η١	L	0	1	0	1	0	1
Hal	LO	L	1	0	0	0	1	1
H /	Н١	Н	1	1	1	0	0	0

لاحظ أن:

 Positive Logic
 Negative Logic

 H = 1
 H = 0

 L = 0
 L = 1

عك نبة أبو أيساد فويسل أمام العهد الفني ١٢٢١٢٢٢٢ الفني

مكتبة أبو زياد قويسنا أمام المهاد الفني ١٢٢٦٩٢٤١٧٧

الدوائر المتكاملة للبوابات المنطقية Digital Logic Gate ICs

بناء البوابات المنطقية من مكونات منفصلة غير عملي للغاية سواء فيما يتعلق بالأداء العام (استهلاك الطاقة والسرعة والقدرة على التشغيل . الخ) وأيضا التكلفة والحجم الإجمالي .

وبِفضل بناه البوابات المنطقية من الدوائر المتكاملة والتي تتكون من عدة أجزاء هي :


الغلاف الخارجي و هو من مادة عازلة (البلاستك او الخزف) جيا

2 - الأرجل المعدنية التي تصل الدائرة باللوحة ج

الرقاقة الإلكترونية التي تحتوي على الترانزستورات رح

J.






خصائص النقل للدالة وثوابتها: ببين الشكل (4) منحنى خصائص النقل (VTC) للعاكس المنطقى الرقمي / بوابة NOT ومن المنحذ أن:

1) وظيفة العاكس هو عكس قيمة منطق إشارة دخله .

2) يتم استخدام منحنى خصائص النقل إلى تحديد معاملات العاكس.



الشكل (4) منحنى خصائص النقل لبوابة NOT

مدانية ابو إيساد

. - . أمام المعهد الفني

-177797E : Y'

3)) معاملات / ثوابت منحنى خصائص النقل VTC

VOH: جهد مستوى الخرج العالى . VOL : جهد مستوى الانتاج المنخفض .

VIH: جهد مستوى الدخل العالى . VIL : جهد مستوى الدخل المنخفض .

** معيزات العائلة المنطقية من أهمها:

1. جيد التغذية عادم

2. هامش الضوضاء / الضجيج Noise Margin .

عدد تقريعات الخرج Fan-out .

4. زمن تأخير الانتشار Propagation Delay

5. القدرة المستهلكة Power Dissipation

الفرق بين مستويات الإشارة المنطقية: ثم تصميم دوائر بوايات المنطق لكى تتعامل مع إشارات : "عالية" (1) و إشارات "منخفضة" (0) ، لكل من المدخلات والمخرجات . ففي الحالة المثالية يغترض أن جهد التغذية يعبر عن مستوى الجهد المرتفع هو 5V ويمثل جهد الارضى الجهد المنخفض هو 0V.

** إن المستوبات المنطقية لكل من TTL و CMOS تختلف.

: 0	الني تنفذى على جهد 5V هـ	نوبات الجهد لعائلة الـ TL.	144 1
المستوى المنطقي (1)	المستوى المنطقي (0)	بوابات TTL	
من 2V إلى 5V	من ٥٧ إلى 0.8٧	بالنمية للدخل	
CAL BOTH	A A TT B OTT .	W. 4	

مستويات إشارة الدخل		ممتويات إشارة الخرج
لبوابة النفى TTL 5 ۷ - →		لبوابة النفى TTL
High -	$V_{cc} = 5 V$	High —
2 V	1	2.7 V
Low -[ov	-	Low -C 士 0.5 V

الشكل (5) مستويات إشارة الدخل والخرج لبوابة النفي TTL


* * بينما كانتِ الد CATOS التي تتغذى على جهد المر تتميز بالميستوبات المنطقية التالية :

* "بينما عائلة الـ CMOS التي تتغذى على جهد 5V تتميز بالمستويات المنطقية التالية :

المستوى المنطقي (1)	المسترى المنطقي (())	برابات CMOS	
من 3.5٧ إلى 5٧	من ٥٧ إلى 1.5٧	بالنسبة للدخل	1
من 4.95۷ إلى 5٧	من √0 إلى √ 0.05	بالنبة للخرج	
مستويات اشارة الدحل	لغرج	مستويات إشارة	9
لبرابة النفى CMOS	CM	نبرانية النفي OS	1
c 5 V	High -	5V · /	1
High —	V _{dd} = 5 V	4.95 4	
T 3.5 V	V dd = 3	1 (00)	
+	1	+ 1	
+	4	+	12/30/
Low 1 = 1.5 V		1	1813:31
LOW -	- Low	0.05 V	(19)
0 V	Low -	0 V	

الشكل (6) مستويات إشارة الدخل والخرج لبواية النفى5V CMOS+ إن قولتية المنبع بالنسجة لعائلة الـ TTL يجب أن يكون 5V مع تسامح بمقدار %10 فقط ، بينما فولئية المنبع بالنسجة لـ CMOS فهي بين 3V و 16V .

يبين الشكل (7) مستويات إشارة الدخل والخرج ليوابة النفي CMOS , +3.3V



الشكل (7) مسئويات إشارة الدخل والخرج لبوابة النغى +3.3V CMOS , +3.3V CMOS مسئويات إشارة الدخل والخرج لبوابة النغل على الجهد 5V + (هذا لا ينطبق على جميع العائلات والني سوف نتذاولها لاحقاً) .

العوامل الني تحدد اختيار نوع الدائرة المنطقية

ه عدد تغريفات الدخل Fan-in	١ ﴿ سرعة النَشْغيل (زمن الانتشار)
Power Dissipation حاستهلاك الطاقة	المراس الشوشرة Noise Margin
محاتوافر الدوائر	٢ ﴿ المناعة ضد الضوضاء
الم التكلفة	٤ عدد تفريغات الخرج Fan-out

1 - هامش الضوضاء Noise Margin

عبارة عن معامل بحدد أقصى جهد ضوضاء بمكن أن يضاف الى مدخلات البوابة والذى لا يؤثر على استقرار الخرج. ويوجد معاملان لهامش الضوضاء / الشوشرة هما :

ا - هامش الضيوضاء المنخفض (NML) ب - هامش الضيوضاء العالى (NMH) الشكل (8)
 و بجب ملاحظة أن المستويات المنطقية لبوابة المرسل بجب أن تكون أعلى من المستويات المنطقية لبوابة المستقيل أى

VOH > VIH > VIL > VOL = 0 ، VIL = 0) وأن منطق VOH = 1 ، VIH = 1 ، VOL = 0 . VIL = 0 .

** و بعر ف هامش الضوضاء المنخفض (NML) بانه الفرق بين اقصىي جهد منخفض في الدخل واقصى جهد منخفض في الدخل واقصى جهد منخفض في الدخل واقصى جهد منخفض في الخرج ((NML = VIL - VOL))

** ويعرف هامش الضوضاء العالى (NMH) باته الفرق بين اقل جهد مرتفع في الخرج واقل جهد مرتفع في الدخل ((NMH = VOH - VIH))

مستویات اشارة الخرج و مستویات اشارة الدخل لیوابة النفی TTL لیوابة النفی TTL لیوابة النفی High - 5 ۷ المش الضوضاء العالی High - 2.7 ۷ المش الضوضاء العالی الفیلی ال

مكتبة أبو إياد


الشكل (8) هامش الضوضاء


تحديد هامش الضوضاء

مثال : افترض أن مستوى التغذية VOH ، وأن المستوى المنطقى العالى لجهد بوابة الارسال VOH أعلى من 4.5V وأن المستوى المنطقي العالى HMH يصبح وأن المستوى المنطقي العالى الجهد يوابة الاستقبال VIH أعلى من 3.5V . فإن هامش الضوضاء العالى NMH يصبح


هامش الضوضاء المنخفض

NMH=VOH-VIH=4.5-3.5=1V. NOT يبين الشكل (9) منحنى الخصائص المثالي والعملي ليواية منطق NOT






بينما يبين الشكل (10) منحنى الخصائص لبوابة منطق NOT العاكس لعائلة (CMOS) و هو منحنى غير خطى وموضح ايضا على الشكل كينية حساب هامش الضوضاءالعالى NMI وهامش الضوضاء المنخفض NML.



الشكل (10) منحنى الخصائص المثالي والعملي ليواية منطقNOT




مثال 1: احصب هامش الضوضاء المنخفض NML وهامش الضوضاء العالى NMH للتخطيط المبين في الشكل (11).

الحل


مثال 2 : من الرسم الشكل (12) أجب عن الاسئلة الآتية :



VIL : أقصى جهد للدخل المنخفض = .. 0.1.8 . هُولار VOL : أقصى جهد للخرج المنخفض = .. 4.1.0 وراس VOL : أقل جهد للدخل العلى = 2. . وراس VOH : أقل جهد للخرج العلى = 2. قولار




من أحص الاعتماء الراساء اذا فرم الامر لبواية سعلق [7] واحدة أن تغذى أكثر من (1) برايات ففي هذه الحالة السخاء عارل huffer بين المواية [7] والبوايات التي يتم تغذينها لان عدد تفريعات الخرج العازل buffer بتراوح من 35 الن 36 ، كما يمكن استخدام العاكس المنطقي (بواية (NO1) لاداء نفس الوظيفة في معظم الدوائر الرقعية .
 مثال ٢ : احسب عدد تعريعات الخرج إغمام المنطق المبين في الشكل (١٤) .




الشكل (١٤) عدد تغريعات الخرج Fan-out مثال ٢

Fan-out = $n = max (I_{OH}/I_{HI}) = 20mA / 2mA = 10 Gates$



عدد تفريعات الدخل في البوابات المنطقية Fan- in

هو أقصى عدد من البوابات المنطقية التي يمكن توصيلها الى دخل بوابة منطقية بدون أن يتاثر أداء هذه البوابة الشكل (٢٠) يبين عدد تفريعات الدخل (ثماني مداخل) في البوابة المنطقية NAND



الشكل (١٥) عدد تفريعات الدخل (ثماني مداخل) في البوابة المنطقية NAND

م مثال ٣ : اختب fan out (high) عدد تفريغات الخرج Fan-out للمستوى المنطقى العالى "1" و fan out) عدد تفريغات الخرج Fan-out للمستوى المنطقى المنخفض "0" اذا علمت أن :

 $I_{OH} = 0.4 mA$, $I_{OL} = 8 mA$, $I_{IH} = 20 \mu A$, and $I_{IL} = 0.4 mA$


الحل

fan out (high) = I_{OH} (max) / I_{IH} (max) = 0.4mA / 20 μ A = 20 fan out (low) = I_{OL} (max) / I_{IL} (max) = 8m A / 0.4mA = 20

زمن تأخير الانتشار Propagation Delay

في دوائر المنطق ، زمن تأخير الانتشار هو الزمن بدءا من استقرار المدخلات على البوابة المنطقية ، إلى استقرار الخرج على البوابة المنطقية . فهم زمن تأخير الانتشار في دائرة منطقية مهم ، وذلك لأن الحد من زمن تأخير الانتشار في بوابة ما من دوائر المنطق يسمح المعالجة البياتات بمعدل أسرع وتحسين الأداء العام للدائرة المنطقية .


الخلاصة أن تعريف سرعة التشغيل Gate Delay (أزعن الانتشار): هو الزمن اللازم لانتشار الاشارة المنطقية من دخل البواية وحتى الخرج ويقاس بالنانو ثانية (ns). والشكل (١٦) يوضح الرسم التخطيطي لشكل الاشارة عند كل من مذخل وخرج دائرة عاكس NOT من TTL.




انشكل (١٦) الرسم التخطيطي لشكل الاثبارة عند كل من مدخل وخرج دائرة عاكس NOT

من الشكل عند النقطة "a" في الدخل Input ينتقل الدخل من Logic 0 الى Logic 1 ولكن الخرج يتأخر زمن $^{\circ}$ مقداره 20 ns حتى بغير حائته من $^{\circ}$ الى $^{\circ}$.

مقداره 20 ns حتى بغير حائته من $^{\circ}$ الى $^{\circ}$ ويظل الخرج متأخرا زمنا قدره $^{\circ}$ من الدخل بنتقل الدخل من $^{\circ}$ الى $^{\circ}$ ويظل الخرج متأخرا زمنا قدره $^{\circ}$ $^{\circ}$



الشكل (١٧) يوضح زمن تأخير الانتشار ٢٢) زمن تأخير الانتشار ٢٦ والشكل (١٧) يوضح زمن تأخير الانتشار ٢٦ والشكل (١٨) يوضح زمن الصعود ٢٢ وزمن الهبوط tf . حيث يعرف زمن الصعود tr بانه الزمن اللازم لصعود اشارة الخرج من %10 إلى %90 من قيمته العظمى . ويعرف زمن الهبوط tf بانه الزمن اللازم لهبوط اشارة الخرج من %90 إلى %10 من قيمته



الشكل (۱۸) زمن الصعود tr وزمن الهبوط tf

القدرة المستهلكة في الدوائر المنطقية Paver Dissipation of Logic Gates القدرة المستهلكة في حالة "1"، "0" القدرة المستهلكة في حالة "1"، "0" وتستهلك الدوائر المنطقية Pave حداً حوالي 10mW للنوع القياسي للـ TTL وتستهلك 0.1mW للنوع CMOS وتحسب القدرة المستهلكة للنوع TTL من العلاقة :

TTL: $P_{AVG} = V_{CC} * (I_{CCH} + I_{CCL})/2$

وتحسب القدرة المستهلكة للنوع CMOS من العلاقة :

CMOS: PAVO = VCC * ICC


حيث VCC جهد التغذية ، Icc تيار التغذية ، Icch تيار التغذية العالى ، IccL تيار التغذية المنخفض .

CMOSSSMA	Kal S. T	TI GNALA /	، مِقَارِنَهُ بِينِ ثُو ابِتَ
Call Change and adjusted	ا و دو ابندا	II caracter !	

AND RESIDENCE OF THE PERSON NAMED IN COLUMN TWO IS NOT THE OWNER, THE PERSON NAMED IN COLUMN TWO IS NOT THE OWNER.		\$100 to \$100 t
وجه المقارنة	بوابات ,TTL	CMOS Aleja
١ جهد التغذية ٧٠٠	+5V	من ۱۲۷+ الی ۱8V+
٢ سرعة الإستجابة	اسرع ويصل الى 9,5ns	ابطأ ويصل الى 10ns
٣ التركيب	مننية على ترنز ستورات [BJT	مبنية على ترنزستوراتMOSFET
﴾ استهلاك الطاقة	أعلى يصل الى 10mW	اقل ويصل الى 0.1mW
٥ سرعة التبديل	اسرع وخاصة (ECL)	ابطا
الإستقرار الحراري	اعلى	اقل
 التأخير الزمنى 	10ns	25ns
م هامش ضجيج	0.4V	0.4V
المدخلات المرتفعة	من 2V إلى 5V	من 3.5٧ إلى 5٧
المدخلات المنخفضة	من ٥٧ إلى 0.8٧	من ٥٧ إلى 1.5٧
والمخرجات المرتفعة	من 4.4٧ إلى 5٧	من 4.95V إلى 5V
والمخرجات المنخفضة	من ٥٧ إلى 0.4٧	من 00 إلى 0.05٧
ا عدد تغريعات الخرج	10	20
لتأثرا بالشحنات الساكنة	نتاثر	لا تتأثر
١٥ أشهر السلاسل	سلسلة 74xx	سلسلة 40xx

بعض الاشكال العملية للدوائر المتكاملة سواء TTL أو CMOS

الدوائر المتكاملة سواء كاتب TTL أو CMOS عادة ما تتكون من أكثر من بوابة منطقية واحدة مثل: أربع بوابات NAND ذو دخلين (hex inverter) الشكل (١٩) أو سنة عواكس (hex inverter) الشكل (٢٠) ، الخ تتشارك البوابات الموجودة بالدائرة المتكاملة في جهد التغذية الموجب (VCC or +VDD+) والسالب أو الأرضى (GND).




الشكل (۱۹) quad 2-input NAND مستوى الجهد وتوافق أنواع البوابات


NAND

اختلاف مستوى الجهد من TTL و CMOS يسبب مشاكل عند استخدام هذين النوعين من البوابات في نفس النظام. حيث لا تتوافق مستويات جهد بوابة المصدر Drive مع مستويات جهد بوابة المستقبل لتوضيح هذه المشاكل فلاحظ المثالين الاتيين : المثال الأول : استخدام بوابة NAND لعائلة TTL لقيادة بوابة CMOS NOT


اذا كان خرج بوابة NAND لعائلة TTL هي دخل بواية NOT لعائلة CMOS . كما هو واضح في الشكل (٢١) و عندما يكون خرج بوابة TTL "منخفض" (يقع بين ٥٧ و 0.5٧) ، فإنه سيتم تفسيره بشكل صحيح من قبل دخل بوابة CMOS بأنه "منخفض" (لانها تتوقع الجهد المنخفض بين ٥٧ و 1.5٧) .




(57 أما إذا كان خرج بوابة TTL "عالى" (مضمون بين 2.7۷ و 50) ، فإنه سيئم تنسير ، بشكل صحيح من قبل دخل "ربوابة CMOS بانه "مذخفضة" (لانها نتوقع الجهد المذخفض بين 00 و 1.5۷) ، فإنه لا يتم تنسير ، بشكل صحيح من قبل الدخل بوابة CMOS بأنها "عالية" (لانها نتوقع الجهد العالى بين 3.5۷ و 50) .




الشكل (٢٢) خرج بوابة TTL العالى لا يحقق دخل بوابة CMOS بأنها العالى والتغلب على هذه المشكلة فاننا نستخدم مقاومة pullup لزيادة إشارة مستوى الجهد "العالية" لبوابة TTL الشكل (٢٢)



الشكل (٢٣) زيادة إشارة مستوى الجهد "العالية" لبوابة TTL باستخدام مقاومة pullup TTL عندما يتم تشغيل بوابة CMOS من مصدر جهد (VCC) ما يزيد على +5V ، ستنتج مشكلة. أن خرج بوابة TTL العالمي (المحصور بين 70 و 2.7۷) كما هو واضح العالمي (المحصور بين 70 و 10V) كما هو واضح في الشكل (٢٤) .




الشكل (٢٤) زيادة إشارة مستوى الجهد "العالية" لبوابة TTL باستخدام مقاومة pullup وللتغلب على هذه المشكلة فاتنا نستخدم مقاومة pullup لزيادة إشارة مستوى الجهد "العالية" لبوابة TTL ونستخدم بوابات TTL من النوع المجمع المفتوح open-collector TTL gate والتي تتميز باتها تسحب تيار sink sink ونستخدم بوابات بدلا من تكون مصدر للتيار source current وبالتالي يتم تحديد مستوى الجهد العالى المطلوب من مصدر التغذية 10V+ والمقاومة pullup ، وبالتالي يتم حل مشكلة عدم تطابق المستويات بدقة . الشكل (٢٥) .



الشكل (٢٥) حل مشكلة عدم تطابق المستويات بين بوابات TTL وبوابات CMOS

المثال الثاني : استخدام برابة "NAND لعاشة CMOS لقوادة بوابة NOT لعاشة TTL

خَرُّرُ اللخصائص الممتاز ة لجهد خرج بوابات CMOS ، عادة لا توجد مشكلة في توصيل خرج بوابات CMOS إلى خذ . TTL ولكن المشكلة الوحيدة هي توفير تيار حمل عالى الى دخل.TTL ، وحيث أن خرج CMOS يجب أن يسحب نيار من مدخلات [[[] في المستوى المنطقي المنخفض .



الشكل (٢٦) ربط البوابتان TTL و CMOS معا باستخدام ترانز ستور منفصل NPN عندما يتم تشغيل بوابة CMOS من مصدر جهد (VCC) يزيد على 45+ ، ستنتج مشكلة.. أن خرج بوابة CMOS العالى سوف يصبح اكبر من 45V , وبالتالي يتجاوز حدود الدخل المقبولة لبوابة TTL للإشارة العالية . ولحل هذه المشكلة نستخدام تر انزستور منفصل NPN أيوفر ربط البوابتين معا . كما هو واضح في الشكل (٢٦) . تمارين الباب الأول: خصائص البوابات المنطقية

١ – عرف البوابة المنطقية ، ارسم الاشارة الرقمية التي تتعامل مع البوابات المنطقية ؟

كرن ٢ - اذكر مزايا استخدام الدوائر المتكاملة ؟

ب س ٢ - أذكر عيوب استخدام الدوائر المتكاملة ؟

س ؛ - مما تَتَكُون الدوائر المتكاملة وما هي التقنيات المستخدمة في تصنيع دوائر المنطق

ير ٥ - المرح مع الرسم كيف يتم ربط بوابة NAND لعائلة CMOS لقيلاة بوابة NOT

س ٦ – قارن بين توابت عائلة TTL و توابت عائلة CMOS .

سُ ٧ - وضح بالرسم فقط مستوى الجهد المنطقي المنخفض والجهد المنطقي العالى لسلسلة

س ٨ - وضح بالرسم فقط مستوى الجهد المنطقي المنخفض والجهد المنطقي العالى لسلسلة

ر) من 9 - وضح بالرسم فقط مستوى الجهد المنظقي المنخفض و الجهد المنطقي العالى لسلم 9 +3.3V CMOS وسلسلة +15V CMOS

س ١٠ - ارسم منحني خصائص النقل لبوابة NOT ثم اذكر أهم معاملات المنحني ؟

س ١١ – اذكر معاملات اليو ابات المنطقية ؟

ر بس ١٢ ــ ما هي العوامل التي تحدد اختيار نوع الدائرة المنطقية ؟


س ١٢ _ اذكر موضحا بالرسم ما هو المقصود من : هامش الضوضاء Noise Margin -_القدرة المستهلكة في الدوائر المنطقية Power Dissipation of Logic Gates

س ١٤ حراذكر موضحا بالرسم مآ هو المقصود من عند تفريعات الخرج في البوابات المنطقية Fan-out - عدد تفريعات الدخل في البوابات المنطقية Fan- in .

س ١٥ – اذكر-موضحاً بالرسم ما هو المقصود من زمن تأخير الانتشار

. Propagation Delay س ٢١ مر المرح مع الرسم المشاكل الذاتجة عن ربط البوابتان TTL و CMOS مباشرة ؟

س ١٧ - اشرح مع الرسم كيف يتم ربط بوابة NAND لعائلة TTL لقيادة بوابة NOT ? CMOS allul



باب الثاني بوابات ترانزستور ثنائي القطبية BJT Gates انزستور ثنائم القطبيه كمفتاح: V_(SAI) Rc | lc(sat) Rc | lc(sat) - \$\beta_1 \] Rc S Ic=0 Q(SAT) (١) الترانزستور في منطقة القطع (ب) في منكفة التشبع يعمل الترانزيستور في منطقتين هما: _ مكتنة أبو زياد

VBE < 0.7 V جهد القاعدة _ المشع (VBE < 0.7 V

٥- الترانزستور في حالة " الفصل الكامل " (منطقة القطع).

٣ - وصلة القاعدة - المشع انحياز أمامي .

1- منطقة القطع Off) cut Off (Logic 0) ويعرف بالصفر المنطقى (Logic 0)

- ٢ منطقة التشبع ON) Saturation تمثل بالواحد المنطقي (Logic 1)

سناء أمام المعهد الفني

.1777975177

اولا: منطقة القطع Off cut Off: -

خصائص منطقة القطع:

1 – الدخل والقاعدة متصلين بالارضى (0V)

٣- وصلة القاعدة - المشع انحياز عكسيا .

٤- وصلة القاعدة - المجمع انحياز عكسيا.

Vour = Vce=Vcc="Logic 1" و Ic=OA تيار المجمع المحمع المحمد المحم ٧- الترانزيستور يعمل كمفتاح مغتوح كما بالشكل (أ) .

تُاكِيا : منطقة التشبع ON) Saturation : ــ

خصائص منطقة لتشبع: _

الدخل والقاعد متصل بالجهد (Vcd)

V_{RE} > 0.7 V المشع V_{RE} > 0.7 V

٤- وصلة القاعدة - المجمع الحياز أمامي . ٥- الترانزستور في حالة " التوصيلل الكامل " (منطقة التشبع

ICsat = VCC/RL A و ICsat = VCC/RL و في الحالة المثالية "Logic 0" في الحالة المثالية

وفي الحالة العملية ICSAT=(VCC- VCESAT)/RL

عادة يهمل جهد VCESAT=0 بالنسبة لجهد المصدر

عاده يهمن جهد لل المدعد على المدعد على المدعد الترانزيستور يعمل كمفتاح مغلق كما بالشكل (ب) .

** شروط التشبع : وصلة القاعدة - الباعث توصيل امامى وتيار القاعدة كبير جا)

• القيمة الصغرى لتيار القاعدة التذي يحدث عنده التسبع القاعدة (ا_{B(min)}=I_{Csat}/β) والمتاكد منها يجب ان يكون تيار القاعدة

Tesat

مكتنة أبو زياد

قورسنا أمام المعهد الفتي · ITTTATE IVY

(min)

I_B> I_{B(min)}

** مميزًات الترانزيستور كفتاح الكتروني: -

صغير الحجم

رخيص الثمن.


-4 باستخدام اشارة دخل صغيرة الحصول عل تيار حمل كبير


استعماله في البوابات المنطقية Logic gates

استهلاك الطاقة فيه في حالة القطع أو التوصيل صغيرة جدا .

** مفتاح الترانزيستور والمنطق الرقمى : -

عند استخدام الترانزيستور كمفتاح الكتروني مع احمال حثية مثل الربادي او ملفات السلونويد يصل موحد (دايد) توصيل عكسى لحماية النزائز بسور من القوة الدافعة الكهربية العكسية EMF لمتولده بالحث عند فطع النيار





مثال ٣ :في الشكل

١- اوجد قيمة ٧٠٠ عندما تكون 0=VIN=0 ؟ ٢- ما هي القيمة الصغرى للتيار In المطلوية لتشبع الترانز يستور عندما يكون β=150 مع اهمال قيمة ? VCESAT ٣- احسب اقصى

مقاومة R_R عندما يكون YIN=5V الحل: -

 ١- عندما تكون V_{IN}=0 فإن الترانزيستور في حالة قطع VCE=VCC=10V

VCESAT=0 V مع اهمال

$$I_{CSAT} = \frac{V_{CC}}{R_C} = \frac{10 \text{ V}}{1000} = 10 \text{ mA}$$


$$I_{B(min)} = \frac{I_{C(SAT)}}{\beta} = \frac{10 \text{ mA}}{150} = 66.67 \text{ \muA}$$

$$V_{RB} = V_{IN} - V_{BE} = 5 \text{ V} - 0.7 \text{ V} = 4.3 \text{ V}$$

$$R_{B(min)} = \frac{V_{RB}}{I_{B(min)}} = \frac{4.3 \text{ V}}{66.67 \times 10^{-6}} = 64.5 \text{ K}\Omega$$



مكتبة أبو زياد قويسنا أمام المعهد الفني . ITTTATEIVY




مثال ١: باستخدام قيم بيانات الترانزستور التالية : Ic= 4mA , β=200 (ON) المطلوبة لتوصيل, $I_B=20\mu A$ الحمل عندما يتعدى جهد طرف الدخل 2.5V .

$$R_B = \frac{V_{in} - V_{BE}}{I_i} = \frac{2.5V - 0.7V}{20 \times 10^{-6}} = 90K\Omega$$

 $I_{C}=4mA$, $\beta=200$: باستخدام قيم بيانات الترانزستور التالية : γ التوصيل الكامل (التشبع) لحمل يحتاج لتيار 200mA عندما يزيد جهد الدخل إلى 5.0V ايضا احسب قيمة مقاومة القاعدة (RB) .

$$I_B = \frac{I_C}{\beta} = \frac{200 \text{ mA}}{200} = 1 \text{ mA}$$

$$R_{B} = \frac{V_{in} - V_{BE}}{I_{i}} = \frac{\circ, \cdot V - 0.7V}{\times 10^{-7}} = \text{f, } \forall K\Omega$$



ON

Off

جدول التشغيل لبوابة التفي Not Gate

F = A : المعادلة

0

+ V


0 V

V_{cesat}=0.2v

 V_{CC}

0

1









OR by (DRL)

الجدول الذالي يوضح عمل الدائرة:-





F = A + B



AND by (DRL)

لي يوضح عمل الدائرة :-

A	В	A.B	, D,	D_2	V _o	F(logic o/p)
.0	.0	0	Off	Off		0
0	1	1	Off	On	$V-V_t=V-0.7$	
1	0	1	On	Off	$V-V_r=V-0.7$	
1	1	1	- On	On	$V - V_{r} = V - 0.7$	1
		-	-		and the state of	

Α	В	A.B	D	D ₂	V _o	F(10910)
0	0	0	On	On	0,7+V	•
0	1	0	On	Off	0 ₹+V	0
1	0	0	Off	On	0.茅+V	0
1	1	1	100000000	Off	+V	1

نلاحظ من الجدول أن **طريقة عمل الدائرة: -


ع عمل الجدول ان الجدول ان الجدول ان الجدول ان الجدول ان الجدول ان الدائرة : -

١- إذا كانت جميع المداخل (0) تكون جميع الموحداث (OFF) ويصبح الخرج منخفض (Logic(0)

ا - اداً كَانَ أحد المداخلُ على الأقل (0) كان الدابود الموصل به في حالة (ON) ويكون الخرج منخفض (ON)

 ٢- إذا كان أحد المداخل على الأقل (1) كان الدايود الموصل به في حالة (ON) ويكون الخرج مرتفع(1) Logic


> \ أَدُا كانت جُميع المداخل (1) تكون جَميع الموجدات (OFF) و يصبح الخرج مرتفع (Logic(1)



مميزات هذه الدائرة :-

- ١. التشغيل من مصدر واحد للجهد
 - ٢. انخفاض القدرة المستهلكة
 - ٣. كبر تيار الخرج
 - ٤. زيادة سرعة التشغيل
 - ٥. زيادة تفريعات الخرج

T- بوابة NOR باستخدتم منطق DTL





	Inp	uts	
	. В	A	Output
	.0V-	0V.1	+5V
	.ov	+5V	- 0V -
. 5	+5V ·	:0V	ov
50	+5V	+5V	OV

Inp	uts	Outrus
B	Α	Output
0	0	1
0.	1	0
1	-0	0
1	1	0


**طريقة عمل الدائرة: -

- () إذا كانت جميع المداخل (0) تكون جميع الموحدات (OFF) والترانزيستور (Q) في وضع (OFF) ، ويصبح الخرج مرتفع (1) Logic
- ٢) إذا كان أحد المداخل على الأقل (1) كان الدايود الموصل به في حالة (ON) والترائزيستول (Q) في وضع (ON)
 ويكون الخرج منخفض (Cogic (0)

ABC	ABC	D,	D,	D,	V _b	Q	V _c	f
000	1	On	On	On	-0.7	Off	Vec	١
001	1	On	On	Off	-0.7	Off	Vcc	1
010	1	On	Off	On	-0.7	Off	Vcc	1
011	1	On	Off	Off	-0.7	Off	Væ.	1
100	1	Off	On	On	-0.7	Off	V _c	1
101	1	Off	On	Off	-0.7	Off	V	1
110	1	Cff	Off	On	-0.7	Off	Λα,	1
111	0	off	Off	Off	+v	On	V CEsat	0


ليمار Q بتيار القاعدة وكذلك Q2 يساعد على استخدام مقاومات اكتر


ذلك في استخدام $R_1 + R_2$ بدلا من R اي استهلاك طاقه اقل




دنقس كل عاجك سي الوحد لع ١١١١)

RTL








ا - بوابة AND باستخدام عائلة RTL


نظرية عمل الدائرة : ..


۱- إذا كان احد المداخل على
الاقل (٠) فإن احد
الترانزستورات على الاقل في
وضع (OFF) والخرج (٠)
٢- إذا كان جميع المداخل (١)
فإن جميع الترانزوستورات في
وضع (ON) والخر (١)

Vo=Vcc - 2 Vcesat
F = A B




A	В	A.B	Q1	Q2	Vo	F
0	0	0	Off	Off	0	0
0	1	0	Off	On	0	0
1	0	0	ON	Off	0	0
1	1	1	ON	On	V _{CC} -2 V _{CESAT}	1





س : اشرح بوابة NAND ذات ثلاث مداخل باستخدام منطق TTL



٢- إذا كانت جميع المداخل (١) فيكون Q1 في وضغ (OFF) ويزيد

1.

جهد مجمعة فيتحول Q2 الى وضع (ON) والخرج


. (0) اي Vo=Vcesat

خامساً عائله منطق الربط المباشر (DCTL) Direct Coupled Transistor Logic



11

١- بوابه NAND




NAND by (DCTL)

**الجدول التالي يوضح عمل الدائرة

A B	A.B	Q _i	Q ₂	V _o	F
0 0	1	Off	Off	V	1
0 1	1	Off	On	v ^{cc}	1
1 0	1	On	Off	v _{cc}	1
1 1	0	On	On	2 V ccsst	0

من الجدول نلاحظ أن F = A.B *** طريقة العمل هي نفسها عائلة المقاومة والترانزيسور

** - بوابة NOR القياسية باستخدام منطق TTL



А В	A.B	Q,	Q ₂	Q5	Q6	Q3 .	Qu	I/O	F
0 0	1	ON	ON	Off	Off	on	On	.Vcc	1
0 1	1	ON				ON.			0
1 0	1	OFF	ON	ON	Off	ON	on	Vcesat	0
11	0	OFF	OFF	ON	ON	ON	Off	Vcesat	0

نظرية عمل الدائرة: -

۱- إذا كان جميع المداخل ($Q_{\rm s}$ Logic كان كل ترانستورات الدخل توصيل أمامي ويصبح خل ها ($Q_{\rm s}$ ويصبح خل ها ($Q_{\rm s}$ والتالي يكون $Q_{\rm s}$ و الحياز عكسي وخرجه (1) ، مسببا انحباز أمامي له $Q_{\rm s}$ و التالي يكون و $Q_{\rm s}$ و الخرج $Q_{\rm s}$ ، أي ($Q_{\rm s}$ المورد (1) انحباز أمامي الحد المداخل على الاقل (1) المورد الدخل على الاقل المورد و التالي يكون و $Q_{\rm s}$ و الحياز أمامي ويصبح خرجه (1) ، والتالي يكون و $Q_{\rm s}$ والخرج $Q_{\rm s}$ الحياز أمامي وخرجه (0) ، مسببا الحياز عكسي له $Q_{\rm s}$ بينما و $Q_{\rm s}$ في حالة ON والخرج $Q_{\rm sess}$ ، أي Logic (0) و وقد انتشر استخدام (TTL) وذلك للميزات الآتيه :

أيادة مناعتها ضد الضوضاء

٢. قله استهلاك الطاقة

رمن انتشار الإشارة صغير جدا


وننص المواصفات من نوع TTL على استهلاك طاقه في حدود 10 nW

وزمن انتشار في حدود 10 nS ومناعنة ضد الضوضاء 1V

هكتبة أبع إياه قويسنا أمام المعهد الفني ١٢٢٦٩٢٤١٧٧ سادسا - عائله منطق الترابط للمشع (ECL)


Emitter - Coupled Logic

1) بوابة NOT/BUFFER باستخدام منطق ربط المشع ECL



VIN	A	Q1	Q2	Q3	Voi	F1	Q4	V _{O2}	F2
VL	0	Off	ON	ON	VH	1	Off	VL	0
VH	1	ON	Off	Off	VL	0	ON	VH	1

منحنى خواص النقل لعائلة ECL




** مستويت الجهود المنطقية لعاتلة /


بفرض ان $V_{REF} = -1V$ ، فمستويات الجهود لا تخضع للتشبع ولا للقطع مل للعلاقات التالية : ،

$$V_H = V_{REF} - 0.3V$$

 $V_L = V_{REF} + (-0.3V)$
 $V_{REF} = (V_H + V_L)/2$



۲- بوابه NOR



NOR by DCTL


* * والجدول التالي يوضح عمل الدائرة

ABC	A ₁ B ₁ C	QI	Q ₂	Q ₃	Vo	F
000	1	Off	Off	Off	+V _{cc}	1
001	0	Off	Off	On	V _{CEsat}	0
010	0	Off	On	Off	V _{CEsat}	0
011	0	Off	On	On	VCEsat	0
100	. 0	On	Off	Off	V _{CEsat}	0
101	0	On	Off	On	V _{CEsat}	0
110	0	On	On	Off	V _{CEsat}	0
111	0	On	On	On	VCEsat	0

من الجدول نلاحظ ان
$$F = \overline{A + B + C}$$

*** طريقة العمل هي نفسها عائلة المقاومة والترانزيسور

وتحسن الدائرة السابقة بتوصيل كلامن F, F بتراتزستور مثترك المجمع حتى لا يوجد فرق في مستوى الجهد المستمر بين O/P, i/P .



OR / NOR by (ECL)

The basic Motorla ECL (MECL 11)

$$\mathbf{V_{o_1}} = \mathbf{V_{cc}} - \mathbf{I_{c:}} \mathbf{R_{c_1}} \mathbf{OR}$$
 $\mathbf{V_{o_2}} = \mathbf{V_{cc}} - \mathbf{I_{c_2}} \mathbf{R_{c_1}} \mathbf{NOR}$

معادلة الخرج:

$$F = A + B + C$$

$$F = A + B + C$$

مميزات عائله (ECL):

١. سرعة التشغيل كبيرة جدا


٢. زمن انتشار الإشارة صغير جدا

٣. عدد تقريعات الخرج كبيرة جدا

العيوب: ١- استهلاك طاقه اكبر من الأنواع السابقة

٢ - تحتاج إلى عدة مصادر للجهد

۲- بوابتي OR/NOR باستخدام عائله منطق الترابط للمشع
 (ECL)




OR/NOR by (ECL) $-V_{EE}^{-7}$ هذه الدائرة لا تعمل في منطقه التشبع ولكن تعمل في منطقه القطع والمنطقة الفعالة ولذلك يكون زمن انتشار الإشارة صغير جدا وسرعة التشغيل كيرة حدا


 $V_{01} = V_{CC} - I_{C1}R_{C1}$ $V_{02} = V_{CC} - I_{C2}R_{C2}$ هكتبة أبو زياد قويسنا أمام المعهد الفني ١٢٢٦٩٢٤١٧٧٠

عمل هذه الدائرة كما هو موضح بالجدول

AB	A+B	S+A	Q1	Q2	Q3	F	Ē
0 0	0	1	off	off	on	0	1
01	1	0	off	on	off	1	0
11	1	0	on	off	off	1	0
11	1	0	on	on	off	1	0

14





P-MOS

N-MOS

N-MOS

0 V

لا يمر تيار س: صد ١٧

لا يمر تيار

يمر تيار

يمر تيار

ON

ON

OFF

-V_{DD}

** هو دانرة مكونة من نوعي الترانزستور N-MOS & P-MOS شرط ان يكون من النوع التعزيزي ومتطابقان ايضا في خصاتص لتبديل ON/OFF

L

H

1 - إذا كان الدخل مخفض (LOW) فيعمل ترانزستور P-MOS بينما لا يعمل ترانزستور N-MOS

 ٢- إذا كان الدخل مرتفع (High) فيعمل ترانزستور N-MOS بينما لا يعمل ترانزستور P-MOS

*** اى انهما يعملان بطريقة عكسية ، ويستفاد منها عند التعامل مع التيارات العالية

-VDD (V)	P-	<u>P-M0</u> رانزستور MOS		اولا: بوابات أ ١) بوابة النفي [1]
	PMOS	R Vout	منخفض	طريقة العمل: - ١ - أذا كان الدخل
٥i	Vout	ř	يكون	(0) فأن Q2 ONوالخرج (
Vin A	PMOS Vin O	PMOS O2	مرتفع (1)	٢ - إذا كان الدخل
المحل ترائر	بادی	75- T-20°	OFF	فإن Q2 يكون والخرج (0)
V _{IN}	A	Q ₂	V _o	F
-V _{DD}	0	ON	0V	1


OFF

9 -V00	1	P-MOS	انزستور §	ستخدام تر	NOR	بوابة
S Charles	A	В	Q1	Q2	vo	F
₩ Q3	0	0	ON	ON	0 V	1
- Nr.	0	1	ON	OFF	-V _{DD}	0
是一工	1	0	OFF	ON	-V _{DD}	0
B - 1	. 1	1	OFF	OFF	-V _{DD}	0

 $F = \overline{A + B}$

1- إذا كان جميع المداخل (0) فإن جميع الترانزستورات (ON) والخرج Vo=0V ای F = 1

٢- إذا كان احد المداخل على الاقل (1) فإن احد الترانزستورات على الاقل (OFF) والخرج Vo=- VDD اي (OFF)



 $F = \overline{A} \overline{B}$ طريقة العمل:


1- إذا كان احد المداخل على الاقل (0) فإن احد الترانزستورات على الاقل

(ON) والخرج Vo=0V اي F=1

٢- إذا كان جميع المداخل (1) فإن جميع الترانزستورات (OFF) والخرج F = 0 $V_0 = V_{DD}V$

سنا أمام المعهد الممي ٢٢٦٩٢٤١٧٧ .

2 - بوابة NAND باستخدام N-MOS




A	В	A.B	Q ₁	Q ₂	Vo	F
0	0	1	Off	Off	V_{DD}	1
0	1	1	Off	On	V_{DD}	1
1	0	1	On	Off	V_{DD}	1
1	1	0	On	On	0 V	0

NAND by nMOS $F = \overline{AB}$

*** نظرية العمل : -

- Off خان أحمد المداخل على الأقل Logic 0 كان أحمد الترانزيستورات في حالة $V_{\rm DD}$. Logic 1 والخرج معتمد على $V_{\rm DD}$ أي مرتفع
- ON واخرج ON كان جميع المداخل Logic 1 كانت كل الترانزيستورات في حالة $V_0 = 0$ و اخرج $V_0 = 0$ V



V_{in}	Logic	Q	V _o	Logic
-ve		Off	V _{DD}	. 1
+ve	1	On	0 V	0


طرقة العمل: ١- عند تطبق جهد سالب على البوابة يكون الترانزيستور Off ويكون جهد الحرج مرتفع Logic 1 .

- ۲- عند تطبيق جهد موجب على البوابة يكون الترانزيستور ON ويكون جهد الخرج
 منخفض Logic 0 .
 - ** جهد الحرج في هذه الحالة 3mv تقريباً .
 - **لذا يفضل MOS عن ترانزيستور ثنائي القطبية كمفتاح الكتروين

شبه الموصل المعدني التكميلي (CMOS)

عندما يتصل ترانزيستورين من MOSFET احدهما P-mos والاخر N-mos فيكونا متكاملان وتسمى الدانرة الناتجه بدائرة شبه الموصل المعدني التكميلي Cmos .

1 - شبه الموصل المعدني التكميلي cmos كبوابة نفي NOT:




Α	Vi	Q۲	Q,	Vo	F
0	-Ve	On	Off	V_{DD}	1
1	+Ve	Off	On	0 V	0

جدول الحقيقة

** ملاحظة هامة : يعتبر الترانزيستور كبوابة نفي Not مفتاح الكتروني



N-MOS باستخدام NOR ۲-: بوابة NOR



A	В	A+B	Q ₁	Q ₂	V _o	F
0	0	1	Off	Off	V _{DD}	1
0	1	0	Off	On	0 V	0
1	0	0	On	Off	0 V -	0
1	1	0	On	On	0 V	0

NOR جدول الصواب لبوابة F = A + B

*** نظرية العمل : -

١ – إذا كان جميع المداخل Logic 0 كان كل الترانزيستورات في حالة Off والحرج
 معتمد يملى V_{DD} أي مرتفع Logic 1 .

۲ – إذا كان أحد المداخل على الأقل Logic 1 كان أحد الترانزيستورات في حالة ON

والخرج V_o= 0 V يمنخفض Logic 0 .

NOR by CMOS


A	В		N-mos		P-mos			
		A+B	Q ₃	Q ₄	Qı	Q ₂	V _o	F
0	0	1	Off	Off	On	On	V _{DD}	1
0	1	0	Off	On	On	Off	0 V	0
1	0	0	On	Off	Off	On	0 V	0
1	1	0	On	On	Off	Off	0 V	0

جدول الحقيقة لبوابة NOR باستخدام

بطرية عمل الحائرة . _

 V_{DD} كان جميع المداخل V_{DD} كان كل الترانزيستورات V_{DD} في حالة V_{DD} الترانزيستورات V_{DD} في حالة V_{DD} ، والحرج معتمد على V_{DD} أي مرتفع V_{DD} .

N-mos كان أحد المداخل على الأقل Logic1 كانت أحد الترانزيستورات OFF في حالة P-mos والحرج في حالة $V_0 = I_D R_{Don}$.



جدول الحقيقة لبوابة Nand باستخدام Cmos

بطرية عمل الحائرة . _

N- إذا كان أحد المداخل على الأقل Logic 0 كان أحد الترانزيستورات -N on في حالة P-mos في حالة ON ، ينما أحد الترانزيستورات P-mos في حالة VDD ، Logic 1 في حالة VDD .

N-mos كان جميع المداخل Logic1 كانت كل الترانزيستورات N-mos في حالة V-mos ، بينما كل الترانزيستورات V-mos في حالة V-mos ، والحرج $V_0=I_DR_{Don}$

الباب الرابع: ذاكرة اشباه الموصلات Semiconductor Memories

1-4) التركيب العام للذاكرة: -

١ - وحدة فك ترميز العنوان

(١١ الي ١٤ خط)

٢- عوازل للدخل والخرج

٣- خلايا الذاكرة وهي صفوف كل

صف پسمی مسجل (8-Bit)

و يستخدم للقراءة والكتابة R/W

إلى التحكم المنطقى، ومن

اهم وظائفها توفير وظائف التحكم

R/W واختيار الشريحة.

*** خط القراءة والكتابة = ١ تعنى قراءة بينما = ، تعنى كتابة .

*** سعة مسجل العنوان (n) تحدد سعة الذاكرة =2"

** وحدات قياس الذاكرة:

١- البت (Bit) وهي خاته ثناتية واحدة تحتوى على (١ او ١)

4- Bit) ويتكون من Nibble - ٢

8-Bit ويتكون من Byte)

16-Bit -2Byte) وتتكون من Word) ع- الكلمة (Word

٥- مضاعفات الوحدات K, M, G, T

٤-٢ : عنوان وسعة الذاكرة : -

** يحدد عنوان الخلية برقم صف ورقم عمود الم

** بينما يحدد عنوان البايت برقم الصف فقط.

*** سعة الذاكرة : -

تتحدد سعة الذاكرة حسب عدد خطوط العنوان وطول الكلمة

*** سعة الذاكر ة = 2°*

مثال: ص ٨٥ + ص ٨٦ بالكتاب.

ممیزات دوانر CMOS, MOS

١) صغيرة الحجم.

٢) المنّاعة العالية ضد الضوضاء.

٣) سرعة التشغيل كبيرة .

غ) زيادة عدد تقريعات الخرج.

٥) السماح بالتقاوت في جهد المصدر.

القدرة المستهلكة صغيرة.

العيوب الديناميكية والدائمة: ...

1 - سرعة التشغيل CMOS&MOSاقل من BJT

٢- لها فقد إستاتيكي صغير .

٣- تتأثر بالجالات الكهربية .

١- الحساسية العالية التي تؤدي إلى تلفها

٥- وجود سعات طفيلية بين الأقطاب

٦- صغر عرض النظاق الترددي .

أسنلة على الباب الثالث + اسئلة الكتاب

1. اشرح مع الرسم بوابة NAND باستخدام nMOS.

باستخدام nMOS .
 باستخدام NOR .

٣. اشرح مع الرسم بوابة nMOS كبوابة نفى مع رسم الخرج.

£. اشرح مع الرسم بوابة NAND باستخدام CMOS.

ه. اشرح مع الرسم بوابة NOR باستخدام CMOS.

وضح كيف يعمل CMOS كبوابة نفى مع رسم شكل الخرج.

v. اذکر ممیزات CMOS, MOS.









Address


منعة الذاكرة


 $=2^{n_{\star}}m$






إمال: ص ۸۰ + ص ۸۱ بالتداب.






*** وبذلك يتم تنشيط الشريحتين في نفس الوقت وتحت نفس العنوان ن بينما تكتب البيانات على جزلين كل جء في شريحة .



*** توسيع الذاكرة Expanding Memory

احيانا تتطلب البيانات اكثر من شريحه ، فيتم توصيل شريحتين او اكثر باحدى طريقتين هما : -


١ - توسيع طول (حجم) الكلمة Word Size Exp



*** طريقة التوصيل: -

- ١- توصل خطوط العنوان بالتوازي
- ٢- توصل خطوط التحكم بالتوازي
- ٣- توصل خطوط البيانات بالتوالى

٢- توسيع مواقع الذاكرة (عدد الكلمات)) Memory Location Exp.



*** طريقة التوصيل : -

- ١- توصل خطوط البيانات بالتوازي
- ٢- توصل خطوط التحكم بالتوازي عدا خط اختيار الشريحة ، فيوصل من خط عنوان اضافي بحيث يوصل مثبت لاحدى الشرائح ومنفي للاخرى فيكون العنوان للشريحة الثانية ****0
 - ويكون العنوان للشريحه الاولى ****1
 - ٣- توصل خطوط العنوان الاصلية بالتوازي .
 - ** وبذلك يتم تسجيل البيانات في كل شريحة على حدى حسب التنشيط.