Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 07

Assuntos:

Representação de circuitos sequenciais em VHDL.

Referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2018.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org

[1] Cap. 7 – pág. 77 a 86.

Leituras complementares:

Delta_cycle_em_VHDL.pdf

Ferramentas: Visual Studio Code, GHDL e GTKWave

Objetivos:

- Saber como descrever um circuito sequencial em VHDL.
- Reforçar o entendimento de como funcionam sinais e variáveis dentro de um process em VHDL.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) Em um modelo de descrição comportamental, o que deve ser colocado na lista de sensibilidade de um *process* de um circuito sequencial?
- 2) Para que serve a função rising_edge() em VHDL?
- 3) Como é descrita a função rising_edge() em VHDL?
- 4) Qual a função dual da rising_edge() em VHDL?
- 5) Qual a causa de uma ferramenta de síntese, após o processo de compilação, gerar um *warning* dizendo que a descrição do seu circuito gerou um *latch*?
- 6) O que difere em uma descrição de um circuito sequencial, uma entrada síncrona de uma entrada assíncrona em VHDL?
- 7) Com que finalidade deve ser usado sinais intermediários dentro de um process em VHDL?
- 8) Por que não devemos usar *buffers* no lugar de sinais intermediários em descrições de circuitos sequenciais VHDL?
- 9) Por que devemos descrever circuitos sequenciais no modelo behavioral ao invés do modelo data-flow?

Atividade prática:

- 1) Faça o Exercício 1 **ou** o Exercício 2 da página 86 do livro.
- 2) Escreva um *testbench* para o sistema em VHDL que você implementou no item anterior, <u>tomando como base</u> de exemplo o *testbench* que o professor disponibilizou a você nessa atividade.
- 3) Compile, simule e verifique o comportamento do seu circuito.
- 4) Faça o Exercício 6 da página 87 do livro.
- 5) Escreva um *testbench* para o sistema em VHDL que você implementou no item anterior, <u>tomando como base</u> de exemplo o *testbench* que o professor disponibilizou a você nessa atividade.
- 6) Compile, simule e verifique o comportamento do seu circuito.
- 7) Abra o arquivo VHDL: **mean_4_clocks.vhd**. Nos comentários desse arquivo, bem como no arquivo README, está a descrição do comportamento esperado do modelo. O exemplo 4.11, da página 192 da referência [2] do plano de aulas, também descreve o comportamento esperado.
- 8) Crie um testbench para simular o modelo.
- 9) Identifique *bugs* no modelo. Existem dois erros que impedem que o sistema funcione de forma correta. Descreva detalhadamente os erros identificados e como eles afetam o comportamento do modelo.
 - **Dica 1**: O primeiro erro tem relação a ordem de atribuições sequenciais. Altere a ordem ou transforme em atribuições concorrentes;
 - Dica 2: o segundo erro tem relação com a precisão no cálculo da divisão por dois.
- 10) Corrija os erros e verifique o funcionamento correto usando o testbench.

Entrega da semana:

Um único arquivo zip com os códigos fonte das atividades práticas solicitadas e **explicadas**.

Submeta somente um por grupo.