Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 09

Assuntos:

Modelagem estrutural em VHDL.

Referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2018.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org [1] Cap. 9 – pág. 119 a 130.

Ferramentas: Visual Studio Code, GHDL e GTKWave

Objetivos:

Aprender a descrever sistemas digitais em VHDL usando o modelo de descrição estrutural.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) Por que o modelo de descrição estrutural em VHDL, na sua essência, pode ser considerado um modelo de descrição híbrido?
- 2) Se temos que descrever um sistema digital modular e/ou hierárquico, a qual modelo de descrição devo adotar?
- 3) Quais as vantagens de descrições modulares em VHDL?
- 4) Quais recursos da linguagem VHDL são usados para escrever descrições modulares?
- 5) Em VHDL componentes estão necessariamente associados à o que?
- 6) Qual é a sequência de passos para usar um componente em VHDL?
- 7) Qual são os passos do procedimento de descrição de um sistema digital no modelo estrutural em VHDL?
- 8) Qual a dica que o livro te dá para declarar um componente dentro de uma arquitetura top-level em VHDL?
- 9) O que é uma instância de um componente?
- 10) Quais são os passos do procedimento para instanciar um componente dentro de uma arquitetura descrita estruturalmente?
- 11) Que palavras reservadas da linguagem VHDL são usadas no procedimento de instanciação de um componente?
- 12) Qual a boa prática de descrição em VHDL sugerida pelo livro quando se instancia um componente? E por que é considerada uma boa prática?
- 13) Qual a diferença entre direct mapping e implied mapping?
- 14) O que deve ficar à esquerda do operador de asserção => em um port map?
- 15) O que deve ficar à direita do operador de asserção => em um port map?
- 16) Para que serve a declaração *generic* em VHDL?
- 17) Para que serve a declaração generic map em VHDL?

Atividade prática:

- 1) Faça um dos itens do Exercício 1 da página 131 do livro. Faça o desenho em salve em um arquivo pdf.
- 2) Faça um dos itens do Exercício 3 da página 132 do livro.
- 3) Escreva um testbench para o sistema em VHDL que você implementou no item anterior.
- 4) Compile, simule e verifique o comportamento do seu circuito.

Entrega da semana:

Um único arquivo zip com os códigos fonte e documentos das atividades práticas solicitadas.

Submeta somente um por grupo.