Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 08

Assuntos:

Representação de Máguinas de Estados Finitos (FSMs) em VHDL.

Referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2018.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org [1] Cap. 8 – pág. 89 a 106.

Ferramentas: Visual Studio Code, GHDL e GTKWave

Objetivos:

• Saber como descrever máquinas de estados finitos em VHDL.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) Com é que definimos que um modelo de implementação de FSMs é um modelo de Moore?
- 2) Com é que definimos que um modelo de implementação de FSMs é um modelo de Mealy?
- 3) Qual o procedimento mais direto e simples de implementação de FSMs em VHDL?
- 4) De que forma o tipo de dados enumerado pode ser útil na descrição de FSMs em VHDL?
- 5) Na página 93 do livro tem um erro sutil. Qual é esse erro?
- 6) Por que devemos sempre usar a cláusula *when others* sempre que usar uma declaração *case* em uma descrição de um circuito em VHDL?
- 7) Como é que eu devo implementar uma saída do modelo *Moore* dentro de uma declaração *case* do *process* combinacional?
- 8) Por que eu devo atribuir um valor inicial a(s) saída(s) da *FSM* em um *process* combinacional logo após a cláusula *begin* do *process*?
- 9) Atribuir valores às saídas da máquina no início do *process* interferem ou não no valor lógico produzido dentro do *process* que será refletido na saída da máquina? Por que?
- 10) O que devo fazer para ter como saída do meu circuito o acesso ao estado atual da FSM?
- 11) Como é que eu devo implementar uma saída do modelo *Mealy* dentro de uma declaração *case* do *process* combinacional?
- 12) Podemos descrever uma FSM híbrida, isto é uma máquina que tem saídas Moore e saídas Mealy?
- 13) Em que situação eu devo descrever uma FSM em VHDL com o método *one-hot encoding* em contrapartida ao método de codificação binária de estados?
- 14) Quais as vantagens e desvantagens do método de descrição one-hot encoding?

Atividade prática:

- 1) Faça o Exercício 2 da página 108 do livro.
- 2) Escreva um testbench para o sistema em VHDL que você implementou no item anterior.
- 3) Compile, simule e verifique o comportamento do seu circuito.
- 4) Faça o Exercício 8 da página 114 do livro.
- 5) Escreva um testbench para o sistema em VHDL que você implementou no item anterior.
- 6) Compile, simule e verifique o comportamento do seu circuito.
- 7) Refaça o Exercício 2 da página 108 do livro, agora com o método de descrição one-hot encoding.
- 8) Escreva um testbench para o sistema em VHDL que você implementou no item anterior.
- 9) Compile, simule e verifique o comportamento do seu circuito.

Entrega da semana:

Um único arquivo zip com os códigos fonte das atividades práticas solicitadas e comentadas.

Submeta somente um por grupo.