Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 10

Assuntos:

- Criação de *Testbenchs* para simulação funcional.
- Criação de scripts para compilação e simulação offline.

Referências:

[3] Pág. 1 a 14

https://vhdlguide.readthedocs.io/en/latest/vhdl/testbench.html

Complemento: [1] Cap. 12 – pág. 155 a 159.

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2018.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org

[3] Hans-Jorg Schneebeli. Apostila: Como verificar um projeto ou construindo *testbenchs* em VHDL. Departamento de Engenharia Elétrica - Universidade Federal do Espirito Santo. 2015.

Disponível em: https://blog.ufes.br/sistemasembarcados/files/2015/03/VHDL-Verificacao.pdf

Ferramentas: Visual Studio Code, GHDL e GTKWave

Objetivos:

- Aprender a descrever testbenchs em VHDL.
- Aprender a escrever scripts para compilação e simulação offline.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) O que é uma simulação funcional?
- 2) O que é um testbench e para que serve?
- 3) Qual linguagem é utilizada para a descrição do testbench?
- 4) Quais são as partes que compõem um testbench?
- 5) De quais formas a geração dos sinais de entrada de um testbench em VHDL pode ser feita?
- 6) Quais os tipos de verificação de sistemas digitais podemos realizar com testbenchs em VHDL?
- 7) Para que natureza de sistemas digitais a verificação manual é adequada?
- 8) Qual a declaração da linguagem VHDL que deve estar presente em todo *testbench* para descrever os estímulos de entrada?
- 9) A temporização dentro de um process de um testbench é controlada por qual comando em VHDL?
- 10) Como inserir estímulos mediante o uso de arquivos externos na simulação funcional?
- 11) Em que situação é interessante disponibilizar os estímulos de entrada em arquivos externos?
- 12) Como realizar uma verificação funcional da unidade em teste (DUT Design Under Test) dentro do testbench?

Atividade prática:

- 1) Faça um *testbench* para <u>verificação automática</u> de um circuito combinacional em VHDL que você implementou na disciplina, introduzindo estímulos via arquivo externo.
- 2) Compile, simule e verifique o comportamento do seu circuito.
- 3) Faça um *testbench* para <u>verificação automática</u> de um circuito sequencial em VHDL que você implementou na disciplina, introduzindo estímulos via arquivo externo.
- 4) Compile, simule e verifique o comportamento do seu circuito.
- 5) Faça um *testbench* para <u>verificação automática</u> de um modelo de sistema híbrido em VHDL que você implementou na disciplina, introduzindo estímulos via arquivo externo.
- 6) Compile, simule e verifique o comportamento do seu circuito.
- 7) Baseado no *testbench* desenvolvido no item (5), construa o(s) *script*(s) para realizar de forma automatizada a compilação, a simulação funcional do *DUT* e a visualização das ondas da simulação que você escolheu para testar no item (5), adaptando o modelo do *script* disponibilizado para você realizar essa tarefa.
- 8) Compile, simule e verifique o comportamento do seu circuito no seu ambiente de desenvolvimento instalado no seu computador.

Entrega da semana:

Um único arquivo zip com os códigos fonte das atividades práticas solicitadas. Submeta somente um por grupo.