Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 03

Assuntos:

- Paradigma de Codificação em VHDL.
- Declarações concorrentes.
- Operador de declaração de sinais.
- Operadores lógicos binários.
- Sinais intermediários.
- Declarações condicionais.
- Operadores relacionais = (igual) e /= (diferente).
- Declarações de seleção.
- Declaração *Process*: introdução.

Referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2018.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org

[1] Cap. 4 – pág. 29 a 48

Ferramentas: Visual Studio Code, GHDL e GTKWave

Objetivos:

- Entender o paradigma de codificação de uma linguagem de descrição de hardware.
- Estudar algumas das declarações concorrentes mais comuns de VHDL.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder as seguintes questões:

- 1) Qual é o paradigma de codificação em VHDL?
- 2) O que são declarações na linguagem VHDL?
- 3) O que são declarações concorrentes em VHDL?
- 4) Qual é o operador de declaração concorrente de signal em VHDL?
- 5) A ordem que os operadores de declaração concorrente de sinais em uma descrição VHDL importa na funcionalidade do circuito?
- 6) Para que serve um operador de declaração concorrente de signal?
- 7) Cite todas as declarações concorrentes em VHDL estudada no capítulo do livro.
- 8) Qual a ideia principal do funcionamento de uma declaração concorrente em VHDL?
- 9) Em qual situação que uma declaração condicional when deve ser usada?
- 10) A declaração condicional when é sequencial ou concorrente?
- 11) Quando é que uma declaração condicional when é avaliada ou executada?
- 12) Qual situação que uma declaração condicional with select deve ser usada?
- 13) A declaração condicional with select é sequencial ou concorrente?
- 14) Quando é que uma declaração condicional with select é avaliada ou executada?
- 15) A declaração *Process* é sequencial ou concorrente?

Atividades práticas:

- 1) Escolha uma das funções do exercício 1 da pág. 48 da referência principal do curso e implemente-o em VHDL.
- 2) Escreva um testbench para a função em VHDL que você implementou.
- 3) Compile e simule pelo Terminal do Visual Studio Code.
- 4) Escolha uma das funções do exercício 2 da pág. 48 da referência principal do curso e implemente-o em VHDL.
- 5) Escreva um testbench para a função em VHDL que você implementou.
- 6) Compile e simule pelo Terminal do Visual Studio Code.

Entrega da semana:

Um único arquivo zip com os códigos fonte das atividades práticas solicitadas. Submeta somente um por grupo.

¹ Use um gerador automático de modelos de *testbenchs*, isso poderá acelerar o seu desenvolvimento se você souber usá-lo devidamente: https://vhdl.lapinoo.net/testbench/