Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 06

Assuntos:

- Objetos de dados.
- Tipos de dados básicos em VHDL e conversão de tipos.
- Conceitos de sinais e variáveis.
- Comandos para atribuição de sinais e variáveis.

Referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2018.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org

[1] Cap. 11 – pág. 143 a 154

Referência complementar:

Conversao de tipos em VHDL.pdf

Ferramentas: Visual Studio Code, GHDL e GTKWave

Objetivos:

- Saber explicar o que é um objeto de dados em VHDL.
- Saber citar quais objetos de dados existem em VHDL.
- Saber o que é necessário para declarar um objeto de dados em uma descrição de um circuito em VHDL.
- Saber diferenciar os tipos de dados básicos usados em descrições de circuitos em VHDL.
- Saber identificar o conteúdo de packages.
- Saber converter um tipo de dado para outro tipo de dado em VHDL.
- Saber diferenciar signal de variable em VHDL: uso e escopo.
- Saber usar corretamente comandos para atribuição de signals e variables.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) Quantos objetos de dados diferentes existem em VHDL e quais são eles?
- 2) Qual o objeto de dados que é exclusivamente usado em testbenchs e simulações?
- 3) Quais os tipos de dados estudados nesse capítulo do livro?
- 4) Signals podem ser inicializados? Em quais situações?
- 5) Quais as diferenças de variables para signals?
- 6) Qual o efeito de se atribuir novos valores a variables e signals dentro de um process?
- 7) Em quais situações de descrição de um sistema VHDL devemos usar as variables?
- 8) Porque o conteúdo de um *process* deve ser simples e curto?
- 9) Quais os tipos de dados existentes em VHDL?
- 10) VHDL te permite criar um novo tipo de dado?
- 11) Quais os tipos de dados mais comumente em encontrados em descrições de sistemas sintetizáveis em VHDL?
- 12) Quais são as palavras reservadas da linguagem VHDL normalmente encontradas na definição de tipos de dados?
- 13) Quais packages são padrões da biblioteca IEEE e quais packages não são padrões?
- 14) Por que eu preciso usar signals do tipo signed ou unsigned ao invés de um tipo std_logic?
- 15) Por que devemos usar std_logic para habitualmente declarar nossos sinais em uma entity?
- 16) Quais valores o tipo de dados std logic pode assumir?
- 17) Como devo proceder para converter um tipo para o outro tipo?

Atividade prática:

- 1) Projete em VHDL uma ULA de 8 bits (usando o modelo comportamental) que realize as seguintes funções: soma com sinal; soma sem sinal; subtração; *or* lógico; *and* lógico; *xor* lógico.
- 2) Escreva um testbench para o sistema em VHDL que você implementou.
- 3) Compile, simule e verifique o comportamento do seu circuito.

Entrega da semana:

Um único arquivo zip com os códigos fonte das atividades práticas solicitadas. Submeta somente um por grupo.