



PROIECTAREA SISTEMELOR NUMERICE TIMER

Proiectat si implementat de catre:

Gog Rares-Flaviu

Grupa 30414

Laborant: Cristian Gabriel Albu



CUPRINS

CONTENTS

SPECIFICATIA PROIECTULUI	3
SCHEMA BLOC	4
DIAGRAMA PROIECTULUI	5
COMPONENTE UTILIZATE	6
CODUL COMPONENTELOR & EXPLICATIA ACESTORA	6
NUMARATOR MODULO 10	6
NUMARATOR MODULO 6	8
DIVIZOR DE FRECVENTA	10
• DISPLAY	11
• DEBOUNCER	
UNITATEA DE CONTROL	17
INSTRUCTIUNI DE UTILIZARE	21
FISIERUL DE CONSTRANGERI	22
CREAREA FISIERULUI .BIT	25
JUSTIFICARE SOLUTIE ALESE	26
POSIBILITATI DE DEZVOLTARE IILTERIOARE	26



SPECIFICATIA PROIECTULUI

Să se proiecteze un timer cu următoarea funcționalitate: dispozitivul are 4 afișaje BCD - 7 segmente. Primele două afișaje sunt pentru minute, următoarele două pentru secunde. Astfel, valoarea maximă care poate fi afișată este de 99 minute și 59 secunde.

Dispozitivul are 3 butoane:

- *M (de la Minute)
- *S (de la Secunde)
- *START / STOP.


Presupunând că inițial este în starea ZERO, dacă se apasă butonul START / STOP, timerul începe să numere crescător. Dacă se apasă din nou butonul START / STOP, timerul se oprește la valoarea atinsă în momentul respectiv. Dacă se apasă din nou butonul START / STOP, timerul continuă să numere etc. Dacă ajunge la 99 de minute și 59 de secunde, urmează din nou ZERO. Dacă se apasă simultan butoanele M (de la Minute) și S (de la Secunde), timerul se resetează (devine ZERO).

În orice stare, dacă se apasă butonul M, se va incrementa și afișa valoarea minutelor. În orice stare, dacă se apasă butonul S, se va incrementa și afișa valoarea secundelor. O dată ce s-a setat o valoare pentru minute și / sau secunde (prin apăsarea butoanelor M sau S), când se apasă butonul START / STOP, timerul începe să numere descrescător de la valoarea curentă "Minute / Secunde" până la ZERO, iar când se ajunge în starea ZERO se emite un semnal sonor (alarmă) pentru o perioadă de timp care poate fi setată inițial.

Se consideră că există disponibil un semnal periodic cu frecvența de 1 Hz. Proiectul va fi realizat de 1 student.



SCHEMA BLOC









DIAGRAMA PROIECTULUI





COMPONENTE UTILIZATE

- 1. Numarator modulo 10 (3 componente)
- 2. Numarator modulo 6 (1 componenta)
- 3. Debouncer (3 componente)
 - *2 debouncere mentin valoarea 1
 - *1 debouncer are valoarea 1 o singura data
- 4. Display: 7-SEGMENT + Anode picker (1 componenta)
- 5. Clock Divider 100MHZ -> 1HZ (1 componenta)
- 6. Unitatea de comanda (1 componenta)

CODURILE COMPONENTELOR

NUMARATOR MODULO 10

```
library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3  use IEEE.numeric_std.all;
 5 | entity MODIOCTR is
      Port ( clk : in STD_LOGIC;
             btn : in std_logic;
 8 1
              rst: in std logic;
 9 i
               revers: in std logic;
10
               enable: in std_logic;
11 !
               carry_borrow : out std_logic;
12 1
               counterOUT : out STD_LOGIC_VECTOR (3 downto 0));
13 | end MOD10CTR;
14
15 architecture Behavioral of MOD10CTR is
16
       signal number : unsigned(3 downto 0);
17 ' begin
18 | process(clk)
19 begin
20
      if rising_edge(clk) then
           if rst = 'l' then
21 '
               number <= (others => '0');
22 1
                carry_borrow <= '0';
23 i
           elsif enable = '1' then
               if revers = '1' then
26 1
                    if number = "0001" then
28
29
                      number <= number - 1;
30
                       carry_borrow <='1';
31
                   elsif number = "0000" then
```



```
elsif number = "0000" then
32
                         number <= "1001";
                        carry_borrow <= '0';
33
34
                  else
                      number <= number - 1;
35
36
                      carry_borrow <= '0';
37
                  end if;
39
                 elsif revers = '0' then
                      if number = "1000" then
40
41
                         number <= number + 1;
42
                          carry borrow <='1';
43
                          elsif number = "1001" then
                          number <= (others => '0');
44
45
                          carry_borrow <= '0';
46
                      else
47
                         number <= number + 1;
48
                         carry_borrow <= '0';
49
50
                 end if;
51
              elsif btn = '1' then
53
             if number = "1000" then
54
                         number <= number + 1;
55
                         carry_borrow <='1';
                          elsif number = "1001" then
57
                         number <= (others => '0');
                          carry_borrow <= '0';
58
59
                      else
60
                          number <= number + 1;
                          carry_borrow <= '0';
61
62
                      end if;
63
                 end if:
64
             end if;
     end process;
66
    counterOUT <= std_logic_vector(number);
68
69
     end Behavioral;
70
```

In numaratorul modulo 10, denumit "MOD10CTR", avem ca intrari:

- Clk -> un ceas cu frecventa de 1hz
- Btn -> daca este cazul, butonul pentru incrementarea minutelor/secundelor
- Rst -> semnal utilizat pentru pentru resetare
- Revers -> semnal utilizat pentru determinarea mersului invers
- Enable -> semnal utilizat pentru a functionarea numaratorului

Iesirile din numarator sunt:

- Carry borrow -> semnal utilizat pentru determinarea folosirii urmatorului numarator
- counterOUT -> semnal cu marimea de 4 biti pentru a fi utilizat la afisarea cifrei



De asemenea este declarat un semnal, "number", prin intermediul caruia vom numara in sus sau in jos.

Procesul localizat in acest numarator functioneaza pe baza clock-ului de 1HZ. In cazul in care semnalul acestuia este 1 se pot intampla urmatoarele lucruri:

- daca semnaul de resetare este 1 (rst = '1') atunci numararea se reseteaza, semnalul de 4 biti si semnalul de carry/borrow fiind setate la 0;
- daca semnalul de enable este 1 (enable = '1') atunci, pe baza semnaulului "revers" se va numara crescator de la 0 la 9, respectiv descrescator de la 9 la 0; semnalul "carry_borrow" are valoare 1 in cazul in care se ajunge la 8, respectiv 1, pentru a transmite carry/borrow-ul urmatorului numarator (valorile 1 si 8 au fost alese pentru a nu se produce un delay intre numaratoare si ca acestea sa numere corespunzator cerintei):
- in cazul in care semnalul btn este activ prin intermediul apasarii butonului de pe placa se va incrementa in sus din punctul in care se afla numaratorul inaintea apasarii butonului (semnaul carry_borrow functioneaza identic cu explicatia de mai sus);
- la finalul numaratorului semnalul counterOUT primeste cifra in biti pentru a fi transmisa mai departe urmatoarei componente;

NUMARATOR MODULO 6

```
1 i library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
 3 |
    use IEEE.numeric std.all;
 4
 5 entity MOD6CTR is
      Port ( clk : in STD_LOGIC;
 6
               rst: in std logic;
               revers: in std_logic;
9
               enable: in std_logic;
10
              carry_borrow: out std_logic;
11
               counterOUT : out STD_LOGIC_VECTOR (3 downto 0));
12 and MOD6CTR;
13
14 architecture Behavioral of MOD6CTR is
        signal number : unsigned(3 downto 0);
15
16 | begin
17 '
18 process(clk)
19 | begin
20 🖨
       if rising_edge(clk) then
            if rst = '1' then
21 🖃
                number <= (others => '0');
22 1
                carry_borrow <= '0';
23
24
            elsif enable = '1' then
25 🖃
                if revers = '1' then
                   if number = "0001" then
26 🖯
27
                       number <= number - 1;
28
                        carry borrow <='1';
                   elsif number = "0000" then
29
                    number <= "0101";
30
                    carry_borrow <= '0';
31 |
```



```
33
                     number <= number - 1;
34 i
                     carry_borrow <= '0';
35
37
                 else
                 if number = "0100" then
38 🗐
39
                         number <= number + 1;
40
                          carry_borrow <='1';
41
                      elsif number = "0101" then
42
                      number <= (others => '0');
43
                     carry_borrow <= '0';
                 else
45
                     number <= number + 1;
46
                     carry_borrow <= '0';
47
                 end if;
48
                 end if;
49
              end if:
             end if:
51 @ end process;
52
53
     counterOUT <= std_logic_vector(number);
55 and Behavioral;
```

In numaratorul modulo 6, denumit "MOD6CTR", avem ca intrari:

- Clk -> un ceas cu frecventa de 1hz
- Rst -> semnal utilizat pentru pentru resetare
- Revers -> semnal utilizat pentru determinarea mersului invers
- Enable -> semnal utilizat pentru a functionarea numaratorului

Iesirile din numarator sunt:

- Carry borrow -> semnal utilizat pentru determinarea folosirii urmatorului numarator
- counterOUT -> semnal cu marimea de 4 biti pentru a fi utilizat la afisarea cifrei

De asemenea este declarat un semnal, "number", prin intermediul caruia vom numara in sus sau in jos.

Procesul localizat in acest numarator functioneaza pe baza clock-ului de 1HZ. In cazul in care semnalul acestuia este 1 se pot intampla urmatoarele lucruri:

- daca semnaul de resetare este 1 (rst = '1') atunci numararea se reseteaza, semnalul de 4 biti si semnalul de carry/borrow fiind setate la 0;
- daca semnalul de enable este 1 (enable = '1') atunci, pe baza semnaulului "revers" se va numara crescator de la 0 la 5, respectiv descrescator de la 5 la 0; semnalul "carry_borrow" are valoare 1 in cazul in care se ajunge la 4, respectiv 1, pentru a transmite carry/borrow-ul urmatorului numarator (valorile 1 si 4 au fost alese pentru a



nu se produce un delay intre numaratoare si ca acestea sa numere corespunzator cerintei) :

• la finalul numaratorului semnalul counterOUT primeste cifra in biti pentru a fi transmisa mai departe urmatoarei componente;

DIVIZOR DE FRECVENTA

```
library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3 1
 4 - entity Clock_divider is
5 Port ( clk_intrare : in STD LOGIC;
              clk lhz : out STD LOGIC);
9 - architecture Behavioral of clock divider is
10 | signal count up : integer :=0;
11 signal b : std logic :='0';
12 | begin
13 - process(b,clk intrare)
14 | begin
15 - if (rising edge(clk_intrare)) then
16 count up <= count up + 1;</pre>
17 🖨
        if(count up = 49999999) then
18 i
              b <= not b;</pre>
19 i
               count up <= 0;
20 🛆
           end if;
21 @ end if;
22 1
23 | clk lhz <= b;
24 !
25 end process;
26 end Behavioral;
```

In acest divizor de frecventa, denumit "clock_divider", avem ca intrarea clockul placutei de 100MHZ si ca iesire, un nou clock de 1HZ. Avem 2 semnale declarate in arhitectura componentei:

- count_up, de tip integer, prin intermediul acesteia vom numara in sus pentru a diviza frecventa clock-ului
- b, de tip std_logic, prin care vom transmite noului clock semnalul corespunzator pentru a functiona corect



Procesul localizat in aceasta componenta functioneaza pe baza clock-ului de 100MHZ. In cazul in care avem "rising edge" la acest clock se va numara in sus pana se ajunge la ~50 milioane. Cand se ajunge la aceasta valoare semnalul "b" va primi opusul lui si numararea se va reseta. La finalul componentei noul clock, "clk_1hz" primeste valoarea lui b.

DISPLAY

```
1 | library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.std logic arith.all;
     use IEEE.std_logic_unsigned.all;
 6 - entity SVN SEG09 is
         Port ( clk : in STD LOGIC;
                  Rez : in STD_LOGIC_VECTOR (15 downto 0)
9
                 an : out STD_LOGIC_VECTOR (3 downto 0);
10
                  cat : out STD_LOGIC_VECTOR (6 downto 0)
11 \(\hat{\text{\text{o}}}\) end SVN_SEG09;
12
13 - architecture Behavioral of SVN SEG09 is
     signal counter: std logic vector (15 downto 0);
15 | signal n: std logic vector (3 downto 0);
16
17 | begin
18 process (CLK)
    begin
20 if clk'event and clk='l' then
21
           counter <= counter + 1;
22 😑 end if;
23 \bigcirc end process;
24
25 process(n)
26 begin
27 🖨
     case (n) is
         when "0001" => cat <= "1111001"; --1
29
           when "0010" => cat <= "0100100"; --2
           when "0011" => cat <= "0110000"; --3
           when "0100" => cat <= "0011001"; --4
31
          when "0101" => cat <= "0010010"; --5
          when "0110" => cat <= "0000010"; --6
33
          when "0111" => cat <= "1111000"; --7
34
35
           when "1000" => cat <= "0000000"; --8
           when "1001" => cat <= "0010000"; --9
36
           when others => cat <= "1000000"; --0
38 🗎
     end case;
40 合 end process;
41
42 process(counter(15 downto 14))
43
      begin
44 🖨
          case counter(15 downto 14) is
45
            when "00" => an <= "1110";
            when "01" => an <= "1101";
46
47
            when "10" => an <= "1011";
48
            when others => an <= "0111":
        end case;
50 end process;
```



```
52 - process(counter(15 downto 14), Rez)
53 !
         begin
54 🖯
             case counter (15 downto 14) is
55
                 when "00"=> n <= Rez(3 downto 0);
56
                 when "01"=> n <= Rez(7 downto 4);
57
                 when "10"=> n <= Rez(11 downto 8);
58
                 when others => n <= Rez(15 downto 12);
59 🖨
             end case;
60 ← end process;
62
63
64 		← end Behavioral;
```

In aceasta componenta de afisare pe placa, denumita "SVN SEG09", avem ca intrari:

- Clk -> clock-ul intern al placii
- Rez -> semnal de 16 biti prin intermediul caruia sunt primite cele 4 cifre in BCD

Iesirile din aceasta componenta sunt:

- An -> semnal de 4 biti prin intermediul caruia se alege anodul
- Cat -> semnal de 7 biti prin intermdeiul caruia se alege catodul


De asemenea, sunt declarate 2 semnale:

- Counter -> semnal utilizat pentru alegerea anodului si a cifrei
- n -> semnal utilizat pentru alegerea cifrei corespunzatoare

In aceasta componeta avem 4 procese:


Primul proces numara in sus prin intermediul semnalului counter, pe baza clock-ului primit ca intrare in componenta.

Al doilea proces realizeaza cifra corespunzatoare fiecarui caz primit in semnalul "n". De exemplu, daca "n" este 0101 (5) atunci semnalul primit de cat, in logica negativa, va fi 0010010 (gfedcba). In urmatoarea imagine este reprezentat fiecare catod cu litera (functia) corespunzatoare.





Astfel, va fi reprezentata fiecare cifra in functie de semnalul primit in "n".




In al treilea proces, prin intermediul ultimilor 2 biti ai semnalului "counter", "an" primeste valoarea anodului corespunzator acestor biti.

In al patrulea proces, tot prin intermediul ultimilor 2 biti ai semnalului "counter", "n" va primi cifra corespunzatoare in BCD.

Astfel, prin intermediul ultimelor doua procese, ficare anod va primi cifra care ii conrespunde. De exemplu, pentru primul anod "an" este 1110 si "n" va lua valoarea primilor 4 biti ai semnalului "Rez".

In final, prin intermediul acestor procese va fi afisat pe display timpul realizat de numaratoare.





DEBOUNCER

1.DebouncerSS

```
library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3 use IEEE.STD LOGIC UNSIGNED.ALL;
 5 - entity DebouncerSS is
 6 Port (BTN : in STD LOGIC;
            CLK : in STD LOGIC;
             ENABLE : out STD LOGIC);
 10
11 - architecture Behavioral of debouncerSS is
12
       signal COUNT: STD LOGIC VECTOR(15 downto 0):=(others =>'0');
13 !
       signal Q1, Q2, Q3: STD LOGIC:='0';
14 | begin
15 process (CLK)
16
          begin
17 🖨
              if (CLK='1' and CLK'EVENT) then
18
                 COUNT<=COUNT+1;
19 🖨
              end if;
20 end process;
21
22 process (CLK)
     begin
23
24 🖯
              if (CLK='1' and CLK'EVENT) then
25 🖨
                  if COUNT=x"FFFF" then
26
                     Q1<=BTN;
27 🖨
                 end if;
28 🗀
             end if;
29 🗇
    end process;
30
31 🖯 process(CLK)
32
          begin
33 🖨
             if (CLK='1' and CLK'EVENT) then
34 i
                    Q2<=Q1;
35 i
                     Q3<=Q2;
36 🖳
             end if;
37 end process;
     enable <= Q2 and not Q3;
40
41 end Behavioral;
```



In aceasta componenta, denumita "DebouncerSS", avem urmatoarele intrari:

- btn -> semnaul transmis de buton in momentul apasarii
- Clk -> clock-ul intern al placii

Ca iesire avem semnaulul "Enable" care va fi butonul trecut prin acest Debouncer. De asemenea, avem semnale declarate precum: count, Q1, Q2 si Q3.

Prin intermediul acestui proces am realizat 3 bistabile. Primele 2 vor fi 1 cat timp este apasat butonul, iar ultimul va fi 1 cand se va ridica degetul de pe buton pentru o perioada scurta de timp. Astfel, cand se va apasa butonul enable va lua valoare 1 o singura data si in acest mod putem considera ca butonul a fost apasat o singura data.

Acest tip de debouncer va fi folosit numai pentru butonul Start/Stop.

2.DebouncerSM

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.STD LOGIC UNSIGNED.ALL;
 5 - entity DebouncerSM is
         Port ( BTN : in STD_LOGIC;
 7
                CLK : in STD LOGIC;
 8
                ENABLE : out STD LOGIC);
 9 \(\hat{\text{-}}\) end DebouncerSM;
10
11 
architecture Behavioral of DebouncerSM is
12 |
         signal COUNT: STD LOGIC VECTOR(15 downto 0):=(others =>'0');
         signal Q1, Q2, Q3: STD LOGIC:='0';
13
         signal EN1, EN2: STD LOGIC;
     begin
16 🗇
       process (CLK)
17
            begin
18 🖨
                 if (CLK='1' and CLK'EVENT) then
19 i
                      COUNT<=COUNT+1;
20 🖨
                 end if;
21 🖳
        end process;
22 !
23 🖯
       process (CLK)
24 !
             begin
25 🖨
                if (CLK='1' and CLK'EVENT) then
26 🖨
                     if COUNT=x"FFFF" then
```



```
27 .
                           Q1<=BTN;
28
                      end if;
29 🖨
                  end if;
30 🖯
         end process;
31 !
32 🖯
        process (CLK)
33 ¦
            begin
34 🖨
                 if (CLK='1' and CLK'EVENT) then
35
                          Q2<=Q1;
                           Q3<=Q2;
36
37 🖨
                  end if;
38
         end process;
39
        EN1 <= Q2 and not Q3;
40
        EN2 <= not Q1 and not Q2 and Q3;
        Enable <= EN1 or EN2;</pre>
42
44 \( \text{end Behavioral}; \)
```

In aceasta componenta, denumita "DebouncerSM", avem urmatoarele intrari:

- btn -> semnaul transmis de buton in momentul apasarii
- Clk -> clock-ul intern al placii

Ca iesire avem semnaulul "Enable" care va fi butonul trecut prin acest Debouncer. De asemenea, avem semnale declarate precum : count, Q1, Q2,Q3,EN1 si EN2.

Prin intermediul acestui proces am realizat 3 bistabile. Primele 2 vor fi 1 cat timp este apasat butonul, iar ultimul va fi 1 cand se va ridica degetul de pe buton pentru o perioada scurta de timp. Prin intermediul semnalelor EN1 si EN2 vom verifica starea bistabilelor. Astfel, butonul va f i considerat 1 cat timp este apasat, valoarea lui fiind 0 in momentul in care ridicam degetul de pe buton. Semnalul "Enable" primind doar o valoare dintre cele doua semnale.

Acest tip de debouncer va fi folosit numai pentru butonoanele de incrementare a minutelor si a secundelor (S si M).



UNITATEA DE CONTROL

```
1 | library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3
 4 ! entity Timer is
 5
      Port ( clk : in std_logic;
 6
               M : in std logic;
 7
                S : in std logic;
                SS : in std logic;
 8
                bec : out std logic;
10 i
                an : out std logic vector (3 downto 0);
                 ca : out std_logic_vector (6 downto 0));
11
12 | end Timer;
13
14 architecture Behavioral of Timer is
15
16 component MOD10CTR is
17 Port (clk: in STD LOGIC;
               BTN : IN STD LOGIC;
18
               rst : in std logic;
20 i
               revers : in std logic;
21
               enable : in std logic;
22
               carry borrow : out std logic;
               counterOUT : out STD LOGIC VECTOR (3 downto 0));
23
24 | end component ;
26 component MOD6CTR is
       Port ( clk : in STD LOGIC;
              rst : in std logic;
28 1
29 !
               revers : in std logic;
30
               enable : in std logic;
31
               carry borrow : out std logic;
               counterOUT : out STD_LOGIC_VECTOR (3 downto 0));
33 | end component ;
35 | component DebouncerSM is
       Port ( BTN : in STD LOGIC;
               CLK : in STD LOGIC;
38
               ENABLE : out STD LOGIC);
39 | end component ;
41 COMPONENT DebouncerSS is
       Port ( BTN : in STD_LOGIC;
               CLK : in STD LOGIC;
               ENABLE : out STD LOGIC);
45 | end component;
47 | component SVN_SEG09 is
       Port ( clk : in std logic;
                 Rez : in STD LOGIC VECTOR (15 downto 0);
49
                 an : out STD_LOGIC_VECTOR (3 downto 0);
50
```



```
cat : out STD_LOGIC_VECTOR (6 downto 0));
52
     end component ;
53
     component clock_divider is
     Port ( clk_intrare : in STD_LOGIC;
55
                clk_lhz : out STD_LOGIC);
56
57
     end component;
58
59
     signal resetare, invers : std logic :='0';
     signal CB S0, CB S1, CB M0, CB M1: std logic;
60
     signal SOEN, SIEN, MOEN, MIEN: std_logic;
61
     signal clklhz : std_logic;
62
     signal concat_cif : std_logic_vector( 15 downto 0);
63
64
     signal M_DB, S_DB, SS_DB : STD_LOGIC;
     signal btn_state_S, btn_state_SS, btn_state_M : std_logic := '0';
65
66
     SIGNAL EN1, EN2, EN3, EN4, EN5, EN6, EN7 : STD_LOGIC :='0';
67
     signal prev_state_s, prev_State_m : std_logic :='0';
68
     signal inc_s,inc_m : std_logic;
69
70
71
72
     process (btn_state_s, btn_state_ss, btn_state_m, ss_Db, m_db, s_db, clk)
73
74
75 | if rising_edge (clk) then
76
77
            if s_db = '1' and resetare = '0' then
78
                prev_State_s <= '1';</pre>
               btn_State_s <= not btn_state_s;
if(EN7 ='0') THEN btn_state_ss <= '0';</pre>
79
80
81
              END IF:
82
           elsif m_db = '1' and resetare= '0' then
83
84
              prev_State_m <= '1';
85
                btn_state_m <= not btn_state_m;</pre>
                if(EN7 ='0') THEN btn_state_ss <= '0';
86
87
               END IF:
88
89
           elsif ss_db = '1' then
90
               btn_state_ss <= not btn_state_ss;
91
                btn_state_s <= '0';
               btn_state_m <= '0';
resetare <= '0';</pre>
92
93
                if prev_state_m = '1' or prev_state_s = '1' then
94
95
                          invers <= 'l';
96
                            EN7 <='1';
97
                      end if;
98
           end if;
99
          if s = 'l' and m = 'l' then
           resetare <= '1';
101
102
              invers <= '0';
            btn_state_s <= '0';
103
            btn_state_m <= '0';
104
105
              btn_state_ss <= '0';
            prev_state_s <= '0';</pre>
106
             PREV_STATE_M <= '0';
107
108
              bec <='0';
             EN7 <='0';
109
             EN6 <= '0';
110
111
              EN5 <= '0';
             EN4 <='0';
112
              EN3 <='0';
113
114
              EN2 <= '0';
              EN1 <='0';
115
         end if;
116
117
118
         if invers = '1' and concat_cif = "00000000000000" then
            bec <= '1';
119
120
              btn_state_s <= '0';
              btn state m <= '0';
              btn_state_ss <= '0';
122
```



```
invers <= '0';
123
           END IF:
124
125
            IF CB M1 = '1' and CB M0 = '1' AND CB S1 = '1' AND CB S0 = '1' THEN
126
127
                 resetare <= '1';
                 invers <= '0';
128
                 btn_state_s <= '0';
129
                btn_state_m <= '0';
130
                btn_state_ss <= '0';
131
               PREV_STATE_M <= '0';
PREV_STATE_M <= '0';
132
133
               bec <='0';
EN7 <='0';
134
135
                EN6 <='0';
EN5 <='0';
136
137
                EN4 <='0':
138
                EN3 <='0':
139
                EN2 <='0';
140
                EN1 <='0':
141
142
           end if;
143
          if(invers='1' and concat_cif(3 downto 0)="0000" and CB_S0='0' and concat_cif(15 downto 4) /= "000000000000") THEN
144
                     EN1 <= '1';
145
146
          else EN1<='0':
147
          END IF:
          if(invers='1' and concat_cif(7 downto 4)="0000" and CB_S1='0' and concat_cif(15 downto 8) /="00000000") THEN
148
149
                    EN2 <= '1';
150
          else EN2<='0';
151
          END IF;
          if(invers='1' and concat_cif(11 downto 8)="0000" and CB_MO='0' and concat_cif(15 downto 12) /= "0000") THEN
152
153
                    EN3 <= '1';
          else EN3<='0';
154
155
156
157
          if(invers='1' and concat_cif(3 downto 0)="1001" and CB_S0='1') THEN
                    EN4 <= '0';
158
159
          else EN4<='1';
160
          END IF;
161
          if(invers='1' and concat_cif(7 downto 4)="0101" AND CB_S1='1' ) THEN
162
                    EN5 <= '0':
163
          else EN5<='1':
164
          END IF:
          if(invers='1' and concat_cif(11 downto 8)="1001" and CB_MO='1') THEN
165
                    EN6 <= '0';
166
167
          else EN6<='1';
          END IF;
168
      end if;
169
170 | end process;
     --enable pentru (fecare counter--
SOEN <= btn_state_s;
SIEN <= (SOEN and (ICB_SO and EN4) OR EN1)) or (((CB_SO and EN4) OR EN1) and (btn_state_s and NOT EN7));
MOEN <= (SIEN and ((CB_SI and EN5) OR EN3));
MHIEN <= (MOEN and (ICB_MO and EN6) OR EN3)) or (((CB_MO and EN6) OR EN3) and (btn_state_m and NOT EN7));
INC_S <= btn_state_S and not EN7;
INC_M <= btn_state_m and not EN7;
175
     DB1 : DebouncerSS port map (btn => SS, clk => clk, enable => SS_DB );
DB2 : DebouncerSM port map (btn => S , clk => clk, enable => S_DB );
DB3 : DebouncerSM port map (btn => M , clk => clk, enable => M_DB );
181
     C1 : clock_divider port map ( clk_intrare => clk, clk_lhz => clklhz);
     end Behavioral:
```



In unitatea de control, denumita "Timer", avem ca intrari:

- Clk -> clock-ul intern al placii
- S -> butonul pentru incrementarea secundelor si resetare
- M -> butonul pentru incrementarea minutelor si resetare
- Ss -> butonul pentru Start/Stop

Unitatea de control are urmatoarele iesiri:

- An -> semnalul de selectare a anodului
- Cat -> semnalul de selectare a catodului
- Bec -> semnalul de aprindere a becului

In unitatea de control se regasesc toate componentele declarate la inceputul arhitecturii pentru a fi utilizate. De asemenea, avem semnale declarate in aceasta componenta:

- Resetare -> semnal cu nume sugestiv, in cazul in care acest semnal este 1, programul se va reseta
- Invers -> semnal cu nume sugestiv, in cazul in care acest semnal este 1, numărarea se va face in sens invers
- CB_S0 , CB_S1, CB_M0, CB_M1 -> aceste semnale reprezinta carry/borrow -ul fiecarui numarator, daca oricare este 1, acesta va intra in logica de pornire a urmatorului numarator
- S0EN, S1EN, M0EN, M1EN -> semnale care permit numaratoarelor sa functioneze
- Clk1hz -> semnal pentru clock -ul de 1HZ
- Concat_cif -> semnal cu dimensiunea de 16 biti, care permite memorarea cifrelor in BCD pentru a fi transmise componentei de display
- M_DB, S_DB, SS_DB -> semnale ce reprezinta fiecare buton dupa ce a trecut printr-un debouncer
- Btn_state_s, Btn_state_m, Btn_state_SS -> semnale ce reprezinta starea in care se afla butonul desemnat acesteia
- EN1, EN2, EN3, EN4, EN5, EN6, EN7 -> semnale ce primesc valoarea 1 in diferite cazuri pentru a repara anumite erori

In procesul localizat in unitatea de control se vor prelucra mai multe elemente. Aceste elemente vor fi explicate mai jos in functie de liniile de cod unde se regasesc:

- 77 98 -> In cazul in care semnalul s_Db este 1 si resetare este 0 atunci programul va memora faptul ca butonul a fost apasat, in prev_state_s, si va schimba starea semnalului btn_state_s pentru a incrementa secundele. De asemenea, daca numararea din start/stop era activa si mergea crescator, se va pune pauza.
 - -> In cazul in care semnalul m_Db este 1 si resetare este 0 atunci programul va memora faptul ca butonul a fost apasat, in prev_state_m, si va schimba starea semnalului btn_state_m pentru a incrementa minutele. De asemenea, daca numararea din start/stop era activa si mergea crescator, se va pune pauza.



- -> In cazul in care semnalul ss_Db este 1 atunci btn_state_ss isi va schimba schima valoare cu opusul ei. Astfel, numaratoarea porneste sau se opreste. Totodata, incrementarile si resetarea primesc valoarea 0 si, in cazul in care a fost realizata o incrementare, va incepe numaratoarea inversa si EN7 primeste valoarea 1.
- 100 116 -> In cazul in care sunt apasate ambele butoane programul se va reseta, toate semnalele primind valoarea 0 si resetare primind valoarea 1.
- 118 124 -> In cazul in care numaratoarea inversa ajunge la 00:00 atunci se va aprinde un bec si programul se va opri.
- 126 142 -> In cazul in care numaratoarea crescatoare ajunge la 99:59 codul va trece in starea initiala.
- 144 155 -> In aceasta parte a codului se verifica, in momentul cand se numara invers si se ajunge la 0, daca exista cifre diferite de 0 in stanga celorlalte cifre si nu exista borrow. Daca se intampla acest lucru atunci EN1, EN2 sau EN3, in functie de pozitia cifrei care a intampinat aceasta problema, va primi valoarea 1.
- 157 169 -> In cazul in care se incrementeaza pana la 9, respectiv 5 in cazul secundelor, va fi preluat un carry. Acest carry ramane si daca incepe numaratoarea inversa. Aceasta parte din cod previne acest lucru.

Liniile 172 – 178 prelucreaza datele primite pentru a permite functionarea numaratoarelor. Aceasta parte nu este regasita in proces. De asemenea, in aceast cod se permite incrementarea numai in cazul in care nu functioneaza numaratoarea inversa.

In liniile 181 - 190 sunt utilizate componetele specificate mai sus. Fiecare semnal de intrare/iesire fiind conectat cu un alt semnal astfel incat este realizata conexiunea corecta intrea componente.

INSTRUCTIUNI DE UTILIZARE

Placa utilizata are 5 butoane, din care proiectul utilizeaza numai 3. Butonul din mijloc este butonul de START/STOP, butonul din stanga este butonul de incrementare a minutelor (M), iar butonul din dreapta este butonul de incrementare a secundelor (S).


Butoanele S si M vor incrementa cate o secunda/minut, la un interval de 1 secunda, numai daca este mentinut degetul apasat pe butonul respectiv. In momentul in care utilizatorul apasa ambele butoane numararea se va reseta. In cazul in care se doreste incrementarea dupa resetare este necesara o apasare pe butonul START/STOP pentru a activa butoanele S si M.

Butonul START/STOP, cat timp nu a fost apast butonul S sau M, in momentul apasarii va incepe numaratoarea crescatoare sau va pune pauza acestei numaratori. In cazul in care a fost apasat unul dintre celelalte doua butoane atunci, in momentul apasarii butonului START/STOP va incepe numaratoarea inversa, butoanele S si M devenind indisponibile incrementarii. In momentul in care se ajunge la 00:00 numaratoarea se va opri si se va aprinde un bec.



Timpul este afisat pe partea digitala a placii timpul fiind reprezentat astfel: (XY:ZT)

Zeci de minute(X) \sim Minute(Y) : Zeci de scunde(Z) \sim Secunde(T)



Afisarea timpului pe display.

Buton pentru incrementarea minutelor.

Butonul START/STOP.

Butonul pentru incrementarea secundelor.

Becul ce se aprinde cand timpul ajunge la 00: 00.

FISIERUL DE CONSTRANGERI

Clock signal

set_property PACKAGE_PIN W5 [get_ports clk]

set_property IOSTANDARD LVCMOS33 [get_ports clk]

 $create_clock \ -add \ -name \ sys_clk_pin \ -period \ 10.00 \ -waveform \ \{0\ 5\} \ [get_ports \ clk]$

LEDs

set_property PACKAGE_PIN U16 [get_ports {bec}]

set_property IOSTANDARD LVCMOS33 [get_ports {bec}]

#set_property PACKAGE_PIN E19 [get_ports {led[1]}]

#set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]

 $\#set_property\ PACKAGE_PIN\ U19\ [get_ports\ \{led[2]\}]$

#set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]

#set_property PACKAGE_PIN V19 [get_ports {led[3]}]

#set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]

#set_property PACKAGE_PIN W18 [get_ports {led[4]}]

#set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]

#set_property PACKAGE_PIN U15 [get_ports {led[5]}]




```
#set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
#set_property PACKAGE_PIN U14 [get_ports {led[6]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
#set_property PACKAGE_PIN V14 [get_ports {led[7]}]
         #set property IOSTANDARD LVCMOS33 [get ports {led[7]}]
#set_property PACKAGE_PIN V13 [get_ports {led[8]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[8]}]
#set_property PACKAGE_PIN V3 [get_ports {led[9]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[9]}]
#set_property PACKAGE_PIN W3 [get_ports {led[10]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[10]}]
#set_property PACKAGE_PIN U3 [get_ports {led[11]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[11]}]
#set_property PACKAGE_PIN P3 [get_ports {led[12]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[12]}]
#set_property PACKAGE_PIN N3 [get_ports {led[13]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[13]}]
#set_property PACKAGE_PIN P1 [get_ports {led[14]}]
         #set_property IOSTANDARD LVCMOS33 [get_ports {led[14]}]
#set_property PACKAGE_PIN L1 [get_ports {led[15]}]
         #set property IOSTANDARD LVCMOS33 [get ports {led[15]}]
##7 segment display
set_property PACKAGE_PIN W7 [get_ports {ca[0]}]
         set_property IOSTANDARD LVCMOS33 [get_ports {ca[0]}]
set\_property\ PACKAGE\_PIN\ W6\ [get\_ports\ \{ca[1]\}]
         set_property IOSTANDARD LVCMOS33 [get_ports {ca[1]}]
set_property PACKAGE_PIN U8 [get_ports {ca[2]}]
         set_property IOSTANDARD LVCMOS33 [get_ports {ca[2]}]
set_property PACKAGE_PIN V8 [get_ports {ca[3]}]
         set_property IOSTANDARD LVCMOS33 [get_ports {ca[3]}]
set_property PACKAGE_PIN U5 [get_ports {ca[4]}]
         set_property IOSTANDARD LVCMOS33 [get_ports {ca[4]}]
set_property PACKAGE_PIN V5 [get_ports {ca[5]}]
```




```
set_property IOSTANDARD LVCMOS33 [get_ports {ca[5]}]
set_property PACKAGE_PIN U7 [get_ports {ca[6]}]
         set_property IOSTANDARD LVCMOS33 [get_ports {ca[6]}]
#set_property PACKAGE_PIN V7 [get_ports dp]
         #set_property IOSTANDARD LVCMOS33 [get_ports dp]
set_property PACKAGE_PIN U2 [get_ports {an[0]}]
         set\_property\ IOSTANDARD\ LVCMOS33\ [get\_ports\ \{an[0]\}]
set\_property\ PACKAGE\_PIN\ U4\ [get\_ports\ \{an[1]\}]
         set_property IOSTANDARD LVCMOS33 [get_ports {an[1]}]
set_property PACKAGE_PIN V4 [get_ports {an[2]}]
         set_property IOSTANDARD LVCMOS33 [get_ports {an[2]}]
set_property PACKAGE_PIN W4 [get_ports {an[3]}]
         set_property IOSTANDARD LVCMOS33 [get_ports {an[3]}]
##Buttons
set_property PACKAGE_PIN U18 [get_ports SS]
         set_property IOSTANDARD LVCMOS33 [get_ports SS]
#set_property PACKAGE_PIN T18 [get_ports btnU]
         #set_property IOSTANDARD LVCMOS33 [get_ports btnU]
set_property PACKAGE_PIN W19 [get_ports M]
         set_property IOSTANDARD LVCMOS33 [get_ports M]
set_property PACKAGE_PIN T17 [get_ports S]
         set_property IOSTANDARD LVCMOS33 [get_ports S]
#set_property PACKAGE_PIN U17 [get_ports btnD]
         #set_property IOSTANDARD LVCMOS33 [get_ports btnD]
```



CREAREA FISIERULUI .BIT



Asteptam pana se termina prelucrarea datelor introduse.





JUSTIFICAREA SOLUTIEI ALESE

Am ales aceasta solutie deoarece, prin intermediul informatiei primite, aceasta varianta de rezolvare a fost prima optiune l-a care m-am gandit. Pe parcursul proiectului am intampinat dificultati, dar am reusit sa gasesc solutiile potrivite pentru a ajunge la scopul final. Probabil nu este cea mai optima rezolvare a proiectului, dar este functionala.

In concluzie, solutia realizata este functionala, dar poate fi modificata intr-o varianta simplificata.

POSIBILITATI DE DEZVOLTARE ULTERIOARE

Din punct de vedere al dezvoltării ulterioare, pot fi luate in considerare mai multe aspecte:

- 1. Adaugarea orei in afisarea pe display (XX:XX:XX). Astfel, timpul afisat poate fi folosit ca un ceas uzual.
- 2. Adaugarea unui buton, utilizat numai pentru resetare, pentru simplificarea proiectului si a modului de functionare.
- 3. Adaugarea unui buton utilizat pentru incrementarea orelor, daca este realizata dezvoltarea de la subpunctul 1.
- 4. Adaugarea unei alarme cand numararea este crescatoare. De exemplu, daca se doreste aprinderea becului dupa 99 de minute sa nu fie nevoie ca utilizatorul sa apese butonul de incrementare a minutelor de 99 de ori, doar sa astepte dupa ce apasa START/STOP pana ajunge numaratoarea la 99 de minute.