



آزمایشگاه مدارهای منطقی و معماری کامپیوتر

(سال تحصیلی ۲۰-۲، نیمسال دوم)

پروژه اول: پیادهسازی جمع کننده در محیط Xilinx ISE

هدف از انجام این پروژه پیادهسازی یک جمع کننده ۶ بیتی با استفاده از یک زبان توصیف سختافزار (VHDL و شبیهسازی و سنتز آن با استفاده از ابزار ISE میباشد. همچنین قصد داریم ویژگیهای سختافزار پیادهسازی شده، شامل تأخیر و میزان منابع مصرفی از FPGA را که در قالب گزارش بعد از سنتز توسط ابزار تولید می گردد، بررسی نماییم.

۱. پیادهسازی جمع کننده ۶ بیتی Ripple Carry:

الف) پروژهای به نام ripple_adder6 بسازید و کد جمع کننده نوشته شده با زبان توصیف سختافزار را به آن اضافه کنید.

ب) صحت عملکرد طرح خود را با استفاده از یک فایل آزمون (Fixture یا Test Bench) و مقادیر موجود در جدول زیر مورد سنجش قرار دهید. به این منظور باید تصاویر مربوط به مقادیر سیگنالهای ورودی و خروجی در شبیه ساز را گزارش نمایید.

زمان (ns)	A	В	C_{in}
0	111000	000111	0
50	111000	000111	1
100	011001	001011	1

پ) پروژه مورد نظر را برای بورد 5-Spartan 3E-XC3S100E-VQ100 سنتز نمایید و شماتیک کلی طرح سنتز شده و نحوه قرارگیر LUTها را استخراج و گزارش نمایید.

ت) یکی از LUTهای میانی مدار را به دلخواه انتخاب کنید و اطلاعات تابع پیاده سازی آن را در قالب های زیر گزارش نمایید

- شماتیک
- جدول کارنو
- جدول صحت
- معادله منطقی

ث) تاخیر بحرانی طرح را با استفاده از گزارشهای زمانی استخراج کنید و نتایج تاخیر بین کلیه پایه ها را گزارش نمایید.

ج) با استفاده از قسمت Design Summary در ابزار، میزان استفاده از انواع منابع موجود در FPGA را گزارش نمایید.

۲. پیادهسازی جمع کننده عبیتی Carry Look Ahead:

مراحل الف تا ج در بخش اول را برای جمع کننده Carry Look Ahead تکرار نمایید.

٣. مقايسه كارآيى:

الف) تأخير دو مدار را با هم مقايسه كنيد.

ب) میزان منابع استفاده شده در این دو مدار را با هم مقایسه کنید.

۴. گزارش:

گزارشی شامل تمامی موارد خواسته شده در قسمتهای قبل در قالب مشخص شده برای گزارشها آماده نمایید. در این گزارش می توانید از تصاویر مربوط به کدهای نوشته شده و مراحل مختلف کار استفاده نمایید. همچنین برای قسمت ۳ تحلیل خود را از نتایج بدست آمده بیان کنید.

موفق باشيد

ضمیمه (جمع کننده Carry Lookahead):

Gi is 1 when both Ai and Bi are 1. Hence, Gi is calculated as Gi = Ai. Bi Pi is associated with the propagation of carry from Ci to Ci+1. It is calculated as $Pi = Ai \oplus Bi$. Using the Gi and Pi terms the Sum Si and Carry Ci+1 are given as below:

- Si = Pi ⊕ Gi.
- Ci+1 = Ci.Pi +Gi.

Therefore, the carry bits C1, C2, C3, and C4 can be calculated as

- C1 = C0.P0+G0.
- C2 = C1.P1+G1 = (C0.P0+G0).P1+G1.
- C3 = C2.P2+G2 = (C1.P1+G1).P2+G2.
- C4 = C3.P3+G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3.

