



UMCS

UNIWERSYTET MARII CURIE-SKŁODOWSKIEJ
W LUBLINIE

Wydział Matematyki, Fizyki i Informatyki

Kierunek: **Informatyka**

Rafał Lenart

nr albumu: 307726

Optymalizacja lokalności danych i wykorzystania pamięci podręcznej w implementacjach wybranych funkcji BLAS i operacji splotu

Optimization of data locality and cache utilization
in implementations of selected BLAS routines
and convolution operations

Praca magisterska
napisana w Katedrze Oprogramowania Systemów Informatycznych
Instytutu Informatyki i Matematyki UMCS
pod kierunkiem **dr hab. Beaty Byliny**

Lublin 2026

Spis treści

Wstęp	5
1 Hierarchia pamięci i jednostki obliczeniowe procesora	7
1.1 Kompromis szybkość–pojemność–koszt i „ściana pamięci”	7
1.2 Pamięci półprzewodnikowe: SRAM i DRAM	9
1.3 Hierarchia pamięci	11
1.4 Organizacja i adresowanie pamięci podręcznej	12
1.5 Rejestry procesora	15
1.6 Droga dostępu do pamięci w rdzeniu procesora	16
1.7 Jednostki wektorowe i FMA	17
2 Lokalność danych i optymalizacja wykorzystania pamięci podręcznej	19
2.1 Zasady lokalności: czasowa i przestrzenna	19
2.2 Rodzaje chybień i wzorce dostępu	20
2.3 Układ danych i transformacje pętli	21
2.4 Blokowanie i pakowanie	23
2.5 Prefetching: sprzętowy i programowy	24
2.6 Wektoryzacja	25
2.7 Równoległość a wykorzystanie pamięci podręcznej	26
2.8 Podejścia cache-aware i cache-oblivious	27
3 BLAS: standard, implementacje i operacje	29
3.1 Trzy poziomy BLAS i intensywność operacyjna	31
3.2 Implementacje BLAS	32
3.2.1 Implementacja referencyjna (Netlib)	32
3.2.2 OpenBLAS	33
3.2.3 AOCL-BLAS	33
3.2.4 Inne implementacje BLAS	34
3.3 Operacje implementowane w pracy	34
3.3.1 Iloczyn skalarny (poziom pierwszy)	34

3.3.2	Mnożenie macierzy przez wektor (poziom drugi)	35
3.3.3	Mnożenie macierzy przez macierz (poziom trzeci)	36
3.4	Szybkie mnożenie macierzy: algorytm Strassena	37
4	Operacja splotu i metody jej obliczania	41
4.1	Splot jako operacja obliczeniowa: koszt i intensywność	43
4.2	Układy danych: NCHW, NHWC i NCHWc	45
4.3	Metody obliczania splotu	46
4.3.1	Splot bezpośredni	46
4.3.2	Sprowadzenie do mnożenia macierzy: im2col i GEMM	47
4.3.3	Splot przez szybką transformatę Fouriera	48
4.4	Szybki splot: algorytm Winograda	49
5	Implementacja operacji obliczeniowych i metodyka badań	53
5.1	Środowisko testowe	53
5.2	Metodyka pomiarów	55
5.3	Iloczyn skalarny	59
5.4	Mnożenie macierzy przez wektor	62
5.5	Mnożenie macierzy	66
5.6	Splot	74
6	Wyniki pomiarów i ich analiza	81
6.1	Uwagi wstępne	81
6.2	Iloczyn skalarny	82
6.3	Mnożenie macierzy przez wektor	85
6.4	Mnożenie dwóch macierzy	90
6.5	Splot dwuwymiarowy	95
6.6	Podsumowanie wyników	102
	Podsumowanie	105
	Spis listingów	107
	Spis tabel	109
	Spis rysunków	113
	Bibliografia	117

Wstęp

Wydażność współczesnych programów obliczeniowych w coraz mniejszym stopniu zależy od samej liczby operacji arytmetycznych, jakie procesor potrafi wykonać, a w coraz większym, od tempa, w jakim dane docierają do jego jednostek wykonawczych. Przez wiele lat wydajność procesorów rosła szybciej, niż malała latencja pamięci dynamicznej, pogłębiając rozbieżność znaną jako „ściana pamięci” [48]. Skutkiem tego jest to, że wiele operacji obliczeniowych jest obecnie ograniczonych nie prędkością procesora, lecz przepustowością i opóźnieniem pamięci, a decydującym czynnikiem staje się sposób wykorzystania hierarchii pamięci podręcznej oraz technik utrzymywania lokalności danych.

Niniejsza praca dotyczy optymalizacji lokalności danych i wykorzystania pamięci podręcznej w implementacjach wybranych funkcji BLAS (ang. *Basic Linear Algebra Subprograms*) oraz operacji splotu dwuwymiarowego. Operacje te wybrano nieprzypadkowo: BLAS stanowi podstawową warstwę obliczeniową bibliotek algebry liniowej i obliczeń naukowych, a splot jest operacją dominującą w sieciach splotowych. Razem obejmują one pełne spektrum charakterystyk wydajnościowych, od operacji silnie ograniczonych przepustowością pamięci (iloczyn skalarny, mnożenie macierzy przez wektor) po ograniczone mocą obliczeniową (mnożenie dwóch macierzy, splot), co czyni je odpowiednimi badaniami różnorodnych technik optymalizacji. Rozważania osadzono w realiach konkretnego procesora docelowego (AMD Ryzen 5 5600 z mikroarchitekturą Zen 3), a pomiary prowadzono głównie jednowątkowo, z wariantami równoległymi opartymi na interfejsie OpenMP.

Celem pracy jest zaprojektowanie, implementacja i pomiar wydajności dla powyższych operacji, dostrojonych pod architekturę docelową, oraz porównanie ich z dojrzałymi bibliotekami wysokiej wydajności. Teza pracy brzmi następująco: Świadome zastosowanie technik poprawy lokalności danych i wykorzystania pamięci podręcznej pozwala zbliżyć implementacje wybranych operacji BLAS oraz splotu dwuwymiarowego do sprzętowych pułapów wydajności procesora i uczynić je konkurencyjnymi wobec dojrzałych bibliotek numerycznych, przy czym osiągalny pułap oraz właściwy dobór tych technik są wyznaczone przez intensywność operacyjną operacji [45].

Pracę podzielono na sześć rozdziałów. Rozdział 1 opisuje hierarchię pamięci oraz

jednostki obliczeniowe procesora docelowego, a rozdział 2 — zasadę lokalności i techniki optymalizacji wykorzystania pamięci podręcznej. Rozdział 3 przedstawia standard BLAS, jego popularne implementacje oraz pojęcie intensywności operacyjnej, a rozdział 4 — operację splotu i metody jej obliczania. Rozdział 5 omawia autorskie implementacje czterech operacji wraz ze środowiskiem testowym i metodyką pomiarów, a rozdział 6 przedstawia wyniki pomiarów oraz ich analizę. Pracę zamyka podsumowanie wraz z kierunkami dalszych prac.

Fragment pracy dotyczący implementacji operacji mnożenia macierzy przez wektor został zebrany w formę artykułu pod tytułem "High-Performance GEMV on AMD Zen 3 via Architecture-Specific AVX2/FMA Optimization" i otrzymał pozytywne recenzje oraz akceptację jako część dwudziestej pierwszej konferencji FedCSIS.

Rozdział 1

Hierarchia pamięci i jednostki obliczeniowe procesora


1.1 Kompromis szybkość–pojemność–koszt i „ściana pamięci”

Czas wykonania programu obliczeniowego nie wynika wyłącznie z mocy arytmetycznej procesora. Co najmniej równie ważne, a często rozstrzygające, jest tempo, w jakim dane docierają do jego jednostek wykonawczych. Aby zrozumieć, skąd bierze się to ograniczenie, należy przyjrzeć się właściwościom samej pamięci.

Od pamięci operacyjnej oczekuje się jednocześnie kilku, częściowo sprzecznych, właściwości: aby była szybka (krótki czas dostępu), pojemna (zdolna pomieścić duże zbiory danych) oraz tania w przeliczeniu na bit [14]. Żadna pojedyncza technologia pamięci nie spełnia wszystkich tych wymagań naraz: pamięci najszybsze są drogie i mało pojemne, a pamięci tanie i pojemne — powolne. Różnice te wynikają wprost z budowy komórek pamięci, którą omówiono w dalszej części rozdziału.

Istnieje także zjawisko historyczne nazywane ścianą pamięci (ang. *memory wall*) [48]. Przez dziesięciolecia tempo wzrostu wydajności procesorów wyprzedzało spadek latencji pamięci dynamicznej (DRAM). W efekcie koszt pojedynczego odwołania do pamięci głównej, wyrażony w cyklach maszynowych, rósł: dziś opóźnienie dostępu do DRAM sięga setek cykli, podczas gdy operacja arytmetyczna na danych znajdujących się w rejestrach trwa zaledwie pojedyncze cykle [26]. Procesor oczekujący na dane z pamięci pozostaje wówczas bezczynny, co marnuje jego potencjał obliczeniowy. Pogłębiającą się w czasie rozbieżność między wydajnością procesorów a szybkością pamięci ilustruje rysunek 1.1.

Odpowiedzią na ten problem jest hierarchia pamięci, czyli szereg warstw o coraz większej pojemności i coraz wyższej latencji: od rejestrów i wielopoziomowej pamięci



Rysunek 1.1: Zjawisko „ściany pamięci”: pogłębiająca się w czasie rozbieżność między wydajnością procesorów a szybkością pamięci


podręcznej (ang. *cache*), przez pamięć operacyjną, aż po pamięć masową. Warstwy szybkie i małe przechowują dane używane najczęściej i w najbliższym czasie, ograniczając liczbę kosztownych odwołań do warstw wolniejszych. Skuteczność takiej organizacji opiera się na zasadzie lokalności odwołań, omówionej szczegółowo w kolejnym rozdziale.

Aby opisać, kiedy o wydajności decyduje pamięć, a kiedy moc obliczeniowa procesora, posługujemy się pojęciem intensywności operacyjnej (ang. *operational intensity*), czyli liczby operacji zmiennoprzecinkowych przypadających na jeden bajt danych przeniesionych między procesorem a pamięcią główną. Model roofline [45] wiąże osiągalną wydajność P z intensywnością operacyjną I , przepustowością pamięci B oraz szczytową wydajnością obliczeniową $P_{\max}$ zależnością

$$P \leq \min(P_{\max}, B \cdot I).$$

Dla algorytmów o niskiej intensywności operacyjnej, typowych dla operacji BLAS (ang. *Basic Linear Algebra Subprograms*) poziomu 1 i 2, wiążącym ograniczeniem jest część $B \cdot I$. Mówimy wówczas, że obliczenia są ograniczone przepustowością pamięci (ang. *memory-bound*): o ich wydajności decyduje nie liczba dostępnych jednostek arytmetycznych, lecz tempo dostarczania danych przez pamięć. Model roofline w postaci graficznej przedstawia rysunek 1.2.

Z tego powodu kluczem do wydajnych implementacji rozważanych w niniejszej pracy operacji jest świadome wykorzystanie pamięci podręcznej i lokalności danych. Pozostała część rozdziału opisuje budowę oraz organizację hierarchii pamięci i jednostek obliczeniowych konkretnego procesora docelowego, natomiast kolejny rozdział przedstawia techniki programistyczne pozwalające tę wiedzę wykorzystać.




Rysunek 1.2: Model roofline: osiągalna wydajność w funkcji intensywności operacyjnej. Pułap $P_{\max}$ wyznaczają liczba jednostek FMA, szerokość rejestrów wektorowych i częstotliwość procesora, a nachylenie skośnego pułapu — przepustowość pamięci B . Operacje o niskim I (np. iloczyn skalarny, mnożenie macierz–wektor) leżą na lewo od punktu grzbietowego

1.2 Pamięci półprzewodnikowe: SRAM i DRAM


Pamięć o dostępie swobodnym (ang. *Random Access Memory*, RAM) występuje w dwóch odmianach: pamięci dynamicznej (ang. *Dynamic RAM*, DRAM) oraz pamięci statycznej (ang. *Static RAM*, SRAM) [14]. Różnią się one budową komórki przechowującej pojedynczy bit, a wynikające z tego właściwości decydują o roli, jaką każda z nich pełni w hierarchii pamięci.

Komórka pamięci DRAM składa się z jednego tranzystora i jednego kondensatora (rysunek 1.3). Bit zapisany jest jako obecność lub brak ładunku na kondensatorze, a tranzystor pełni funkcję przełącznika łączącego kondensator z linią danych, sterowanego linią adresową. Tak prosta budowa pozwala zmieścić ogromną liczbę komórek na małej powierzchni, co przekłada się na dużą pojemność i niski koszt w przeliczeniu na bit. Za tę prostotę płaci się jednak bardziej kłopotliwą obsługą komórki. Zgromadzony ładunek nie utrzymuje się trwale: rozprasza się przez prądy upływu, a na dodatek opróżnia go sam odczyt — dlatego po każdym odczycie ładunek trzeba odtworzyć, a niezależnie od tego całą zawartość pamięci cyklicznie odświeżać. Ponieważ ładunek pojedynczej komórki jest przy tym niewielki, do rozpoznania zapisanego bitu potrzebny jest wzmacniacz pomiarowy (ang. *sense amplifier*). Wszystko to wydłuża czas dostępu, przez co DRAM sprawdza się jako pojemna, lecz wolniejsza pamięć operacyjna [14].

Komórka pamięci SRAM jest znacznie bardziej rozbudowana: tworzy ją sześć tranzystorów (rysunek 1.4). Cztery z nich są połączone w dwa sprzężone zwrotnie negatory,



Rysunek 1.3: Komórka pamięci DRAM: jeden tranzystor i jeden kondensator



Rysunek 1.4: Komórka pamięci SRAM: sześć tranzystorów tworzących przerzutnik

tworzące przerzutnik, który przechowuje bit, a dwa pozostałe pełnią rolę tranzystorów dostępowych. Tak zbudowana komórka utrzymuje zapisany stan w sposób stabilny tak długo, jak długo jest zasilana, bez potrzeby odświeżania — stąd bierze się nazwa „statyczna”. Odczyt nie narusza zawartości komórki, a sygnał wyjściowy jest silny i bliski cyfrowemu; w połączeniu z brakiem konieczności odświeżania i aktywnym charakterem przerzutnika daje to bardzo krótki czas dostępu. Wadą jest zajmowana powierzchnia: sześć tranzystorów na bit oznacza znacznie mniejszą gęstość integracji i wyższy koszt niż w przypadku DRAM. Z tego powodu SRAM rezerwuje się dla niewielkich, lecz najszybszych poziomów hierarchii, przede wszystkim pamięci podręcznej [14].

Zestawienie najważniejszych różnic przedstawia tabela 1.1. Wynika z niego naturalny podział ról: szybka, lecz kosztowna SRAM buduje kolejne poziomy pamięci podręcznej, natomiast pojemna i tania DRAM pełni funkcję pamięci operacyjnej. Oba rodzaje pamięci współtworzą hierarchię, której organizację omówiono w kolejnym podrozdziale.

Tabela 1.1: Porównanie pamięci DRAM i SRAM

Cecha	DRAM	SRAM
Elementy na bit	1 tranzystor + kondensator	6 tranzystorów
Odświeżanie	wymagane	niewymagane
Czas dostępu	dłuższy	bardzo krótki
Gęstość integracji	duża	mała
Koszt na bit	niski	wysoki
Sygnał odczytu komórki	słaby, analogowy	silny, prawie cyfrowy
Typowe zastosowanie	pamięć operacyjna	pamięć podręczna

1.3 Hierarchia pamięci

Ponieważ żadna istniejąca technologia nie łączy szybkości pamięci statycznej z pojemnością i niskim kosztem pamięci dynamicznej, współczesne procesory organizują pamięć w hierarchię złożoną z kilku poziomów (rysunek 1.5). Im wyżej w hierarchii, tym pamięć jest szybsza, lecz mniej pojemna i droższa; im niżej — wolniejsza, ale pojemniejsza i tańsza. Najwyższy poziom stanowią rejestry procesora, najniższy — pamięć operacyjna, a poza nią pamięć masowa.

Pomiędzy rejestrami a pamięcią operacyjną umieszcza się pamięć podręczną (ang. *cache*), niewielką, szybką pamięć zbudowaną z komórek SRAM, przechowującą kopie danych z pamięci głównej, do których spodziewany jest dostęp w najbliższym czasie [14]. Współczesne procesory wyposaża się zwykle w trzy poziomy pamięci podręcznej, oznaczane L1, L2 oraz L3. Poziom L1 jest często rozdzielony na pamięć podręczną danych (L1D) i pamięć podręczną instrukcji (L1I). Zwykle poziomy L1 oraz L2 są prywatne dla każdego rdzenia, natomiast najpojemniejszy poziom L3 jest współdzielony przez wszystkie rdzenie procesora [15].

Dane przemieszczają się między poziomami hierarchii w blokach o stałym rozmiarze, nazywanych liniami pamięci podręcznej (ang. *cache line*). W procesorach budowanych w obecnie dominującym na rynku standardzie x86-64 długość pojedynczej linii liczy 64 bajty [14]. Oznacza to, że nawet odwołanie do pojedynczego bajtu powoduje sprowadzenie do pamięci podręcznej całej 64-bajtowej linii, co ma istotne konsekwencje dla efektywności dostępu do danych, omówione w rozdziale 2.

Gdy procesor żąda danej obecnej w pamięci podręcznej, następuje trafienie (ang. *cache hit*) i dana zostaje dostarczona z niewielkim opóźnieniem. W przeciwnym razie zachodzi chybiecie (ang. *cache miss*): dana musi zostać sprowadzona z wolniejszego, niższego poziomu hierarchii, co znacznie wydłuża czas dostępu. Miarą uśrednionej wydajności hierarchii jest średni czas dostępu do pamięci (ang. *average memory access*

time, AMAT), który można wyrazić zależnością

$$t_{\text{AMAT}} = t_{\text{trafienia}} + p_{\text{chybienia}} \cdot k_{\text{chybienia}},$$

gdzie $t_{\text{trafienia}}$ oznacza czas dostępu przy trafieniu, $p_{\text{chybienia}}$ — prawdopodobieństwo chybienia, a $k_{\text{chybienia}}$ — dodatkowy koszt jego obsługi [26]. Z zależności tej wynika, że hierarchia jest skuteczna tylko wtedy, gdy zdecydowana większość odwołań trafia do najszybszych poziomów, co umożliwia zasada lokalności.


Pamięć podręczną charakteryzuje także jej drożność (ang. *associativity*). Pamięć dzieli się na zbiory linii, a drożność określa, w ilu liniach danego zbioru może zostać umieszczony blok danych sprowadzany z pamięci głównej: w pamięci n -drożnej (ang. *n-way*) każdy zbiór mieści n linii [25]. Większa drożność zmniejsza liczbę chybień wynikających z rywalizacji różnych adresów o to samo miejsce, lecz komplikuje i nieco spowalnia wyszukiwanie danej [26]. Korzyść z każdego kolejnego podwojenia drożności jednak maleje, dlatego w praktyce dobiera się wartości umiarkowane, a nie maksymalne [28]. Mechanizm odwzorowania adresów na zbiory i linie przedstawiono w kolejnym podrozdziale.

Konkretne parametry hierarchii dla procesora docelowego (AMD Ryzen 5 5600, mikroarchitektura Zen 3) przedstawia rysunek 1.5. Pamięć podręczna L1 ma pojemność 32 KiB na dane oraz 32 KiB na instrukcje w każdym rdzeniu (8-drożna; opóźnienie ładowania od 4–5 cykli dla danych całkowitych do 7–8 cykli dla danych zmiennoprzecinkowych i wektorowych, a więc tych, na których operują jądra rozważane w pracy), L2 — 512 KiB na rdzeń (8-drożna; opóźnienie zmienne, nie mniejsze niż 12 cykli), a współdzielona L3 — 32 MiB (16-drożna; średnio około 46–47 cykli) [3, 18]. Dostęp do pamięci operacyjnej, o pojemności wyrażanej w gigabajtach, wiąże się z opóźnieniem rzędu setek cykli.

Poziomy hierarchii w mikroarchitekturze Zen 3 różnią się również wzajemną relacją zawartości oraz przepustowością. Pamięć L2 jest inkluzywna względem L1, podczas gdy L3 pełni rolę pamięci ofiarnej (ang. *victim cache*), wypełnianej liniami wypieranymi z L2, przez co jej zawartość zwykle nie powiela zawartości L2 [3]. Poziomy różni także przepustowość: z pamięci L1d można pobrać dwa 256-bitowe słowa na cykl, a ścieżka z L2 do L1 dostarcza 32 bajty na cykl [3, 18]; konkretne wartości zestawiono w rozdziale poświęconym implementacji.

1.4 Organizacja i adresowanie pamięci podręcznej


Treść niniejszego podrozdziału opiera się głównie na pracach [26] oraz [25], w których zagadnienia te omówiono szczegółowo; w dalszej części te odwołania nie są powtarzane.



Rysunek 1.5: Hierarchia pamięci w procesorze AMD Ryzen 5 5600 (Zen 3): od najszybszych rejestrów po pamięć operacyjną

Sposób, w jaki bloki danych z pamięci głównej są przypisywane do linii pamięci podręcznej, jest nazywane odwzorowaniem. Wyróżnia się trzy podstawowe schematy. W odwzorowaniu bezpośrednim (ang. *direct-mapped*) każdy blok może trafić do dokładnie jednej, z góry wyznaczonej linii (rozwiązanie proste i szybkie, lecz podatne na chybieńia konfliktowe). W odwzorowaniu w pełni asocjacyjnym (ang. *fully associative*) blok może zająć dowolną linię, co eliminuje konflikty, lecz wymaga porównania znacznika ze wszystkimi liniami i jest kosztowne sprzętowo. Kompromisem stosowanym w praktyce jest odwzorowanie zbiorowo-asocjacyjne (ang. *set-associative*): pamięć dzieli się na zbiory, a blok przypisany jest do jednego zbioru, w obrębie którego może zająć dowolną z n linii (pamięć n -drożna). Dwa pierwsze schematy są szczególnymi przypadkami trzeciego: odwzorowanie bezpośrednie odpowiada drożności równej 1, a odwzorowanie w pełni asocjacyjne — drożności równej liczbie wszystkich linii pamięci podręcznej.

Działanie trzech schematów ilustruje rysunek 1.6 na przykładzie pamięci podręcznej liczącej osiem linii, do której sprowadzany jest blok pamięci o numerze 12. W odwzorowaniu bezpośrednim blok trafia wyłącznie do linii o numerze $12 \bmod 8 = 4$; jeżeli linia ta jest zajęta przez inny aktywnie używany blok, dochodzi do chybieńia, choć pozostałe linie pozostają wolne. W odwzorowaniu zbiorowo-asocjacyjnym 2-drożnym osiem linii tworzy cztery dwuliniowe zbiory; blok należy do zbioru o numerze $12 \bmod 4 = 0$ i może zająć dowolną z jego dwóch linii. W odwzorowaniu w pełni asocjacyjnym wszystkie osiem linii stanowi jeden zbiór, więc blok może trafić w dowolne miejsce. W każdym z tych schematów to pole SET adresu wskazuje docelowy zbiór, a numer zbioru oraz znacznik wyznacza się z numeru bloku odpowiednio jako resztę i iloraz z dzielenia przez liczbę zbiorów (na rysunku znacznik bloku 12 wynosi kolejno 1, 3 i 12). Liczba znaczników, które trzeba przy wyszukiwaniu porównać równolegle — na rysunku zaznaczona strzałkami — równa jest drożności: jeden w odwzorowaniu bezpośrednim,




Rysunek 1.6: Trzy schematy odwzorowania bloku pamięci o numerze 12 na linie ośmioliniowej pamięci podręcznej: bezpośredni, zbiorowo-asocjacyjny (2-drożny, cztery zbiory) oraz w pełni asocjacyjny. Górne tablice przedstawiają dane, dolne — znaczniki; strzałki wyszukiwania oznaczają znaczniki porównywane równoległe, których liczba równa jest drożności (1, 2 oraz 8). Pole znacznika zawiera iloraz numeru bloku przez liczbę zbiorów, czyli odpowiednio 1, 3 i 12. Rysunek opracowano na podstawie materiałów wykładowych A. Gottlieba [25].

dwa w 2-drożnym i wszystkie osiem linii w pełni asocjacyjnym.


Wybór drożności jest kompromisem między liczbą chybień a kosztem i szybkością wyszukiwania. Większa drożność ogranicza chybień konfliktowe (omówione w podrozdziale 2.2), gdyż blok rywalizuje o miejsce z mniejszą liczbą innych bloków. Ponieważ korzyść z dalszego zwiększania drożności szybko maleje [28], w praktyce stosuje się wartości umiarkowane: w mikroarchitekturze Zen 3 pamięci L1 oraz L2 są 8-drożne, a większa i wolniejsza L3 — 16-drożna [3, 18]. Odwzorowanie w pełni asocjacyjne, najkosztowniejsze sprzętowo, rezerwuje się dla niewielkich struktur, w których liczba linii jest na tyle mała, że równoległe porównanie ze wszystkimi liniami pozostaje wykonalne [26].

Aby odnaleźć daną w pamięci podręcznej, jej adres dzieli się na trzy pola, przedstawione na rysunku 1.7. Najmłodsze bity stanowią przesunięcie (OFFSET), wskazujące bajt w obrębie linii; ich liczba wynika z rozmiaru linii: dla linii 64-bajtowej jest to 6 bitów. Pole środkowe (SET) wskazuje zbiór, do którego należy blok, a jego szerokość zależy od liczby zbiorów. Najstarsze bity tworzą znacznik (TAG), który jednoznacznie identyfikuje blok przechowywany w linii.

Wyszukiwanie danej przebiega następująco (rysunek 1.8): pole SET wybiera zbiór, po czym znacznik z adresu jest równoległe porównywany ze znacznikami wszystkich n linii tego zbioru. Jeżeli któraś z linii ma zgodny znacznik oraz ustawiony bit ważności,



Rysunek 1.7: Podział adresu na znacznik (TAG), numer zbioru (SET) i przesunięcie (OFFSET)



Rysunek 1.8: Wyszukiwanie danej w pamięci podręcznej n -drożnej

następuje trafienie, a pole OFFSET wydobywa z jej zawartości żądany bajt; w przeciwnym razie zachodzi chybienie i blok musi zostać sprowadzony z niższego poziomu hierarchii.

Jeżeli przy chybieniu docelowy zbiór jest już zapełniony, jedna z jego linii musi zostać usunięta, aby zwolnić miejsce dla nowego bloku. Do wyboru usuwanej linii najczęściej stosuje się zasadę najdawniej używanej linii (ang. *least recently used*, LRU) bądź jej tańsze sprzętowo przybliżenia, a niekiedy wybór losowy.

Dla ilustracji rozważmy pamięć podręczną L1D procesora w architekturze Zen 3: pojemność 32 KiB, drożność 8, linia 64 B. Przesunięcie zajmuje 6 bitów, ponieważ linia liczy $64 = 2^6$ bajtów. Całkowita liczba linii wynosi $32768/64 = 512$, a przy ośmiu liniach w zbiorze daje to $512/8 = 64$ zbiory, zatem pole SET ma 6 bitów ($64 = 2^6$). Pozostałe, najstarsze bity adresu tworzą znacznik.

1.5 Rejestry procesora

Najwyższym i najszybszym poziomem hierarchii pamięci jest plik rejestrów procesora [26]. Rejestry znajdują się bezpośrednio w rdzeniu i to z nich jednostki wykonawcze

pobierają argumenty operacji oraz do nich zapisują wyniki, bez sięgania do pamięci podręcznej.

Z punktu widzenia programu architektura x86-64 udostępnia szesnaście rejestrów architektonicznych ogólnego przeznaczenia o szerokości 64 bitów, którymi posługują się instrukcje do przechowywania liczb całkowitych oraz adresów [2]. Ich liczba jest niewielka i stała, dlatego efektywne wykorzystanie rejestrów stanowi istotny element optymalizacji: kompilator lub programista musi tak rozplanować obliczenia, aby możliwie długo utrzymywać często używane wartości w rejestrach i ograniczać kosztowne odwołania do pamięci. Sytuację, w której liczba jednocześnie potrzebnych wartości przekracza liczbę dostępnych rejestrów architektonicznych i wymusza tymczasowe odsyłanie ich do pamięci, określa się mianem presji rejestrowej (ang. *register pressure*).


Fizyczna realizacja jest jednak bardziej skomplikowana, niż sugeruje liczba rejestrów architektonicznych. Współczesne procesory wykonujące instrukcje poza kolejnością stosują przemianowywanie rejestrów (ang. *register renaming*): szesnaście rejestrów architektonicznych jest dynamicznie odwzorowywanych na znacznie większy fizyczny plik rejestrów. W mikroarchitekturze Zen 3 liczy on 192 rejestry całkowite [18]. Mechanizm ten usuwa fałszywe zależności wynikające z ponownego użycia tej samej nazwy rejestru i umożliwia jednoczesne wykonywanie wielu instrukcji co jest opisane dokładniej w kolejnym podrozdziale.

Oprócz rejestrów ogólnego przeznaczenia procesory x86-64 zawierają również rejestry wektorowe, umożliwiające równoległe przetwarzanie wielu wartości naraz. To one, wraz z odpowiadającymi im jednostkami wykonawczymi, są podstawą wektoryzacji obliczeń.

1.6 Droga dostępu do pamięci w rdzeniu procesora

Odwołania do pamięci nie są kierowane do hierarchii pamięci wprost z instrukcji, lecz obsługują je wyspecjalizowane jednostki pobierające i zapisujące (ang. *load/store units*). Adres każdego odwołania jest najpierw wyliczany, po czym żądanie trafia do kolejki, skąd kierowane jest do pamięci podręcznej L1. Mikroarchitektura Zen 3 potrafi wykonać do trzech operacji pamięciowych na cykl: do trzech odczytów i do dwóch zapisów w różnych konfiguracjach [15]. Dla operacji na danych 256-bitowych obowiązują mniejsze limity: najwyżej dwa odczyty oraz najwyżej jeden zapis na cykl [3].

Każde odwołanie posługuje się adresem wirtualnym, który przed dostępem do pamięci podręcznej musi zostać przetłumaczony na adres fizyczny. Tłumaczenie to przyspiesza bufor translacji adresów (ang. *translation lookaside buffer*, TLB), niewielka pamięć podręczna przechowująca ostatnio używane translacje. Podobnie jak dane, translacje organizuje się hierarchicznie: mikroarchitektura Zen 3 dysponuje osobnymi



Rysunek 1.9: Równoległość na poziomie pamięci (MLP): nakładanie się opóźnień niezależnych odczytów skraca łączny czas oczekiwania


buforami TLB pierwszego i drugiego poziomu dla danych, obsługującymi strony o rozmiarach 4 KiB, 2 MiB oraz 1 GiB [3]. Chybiecie w TLB wymusza kosztowne przejście tablic stron, dlatego wzorce dostępu rozrzucone po wielu stronach mogą znacznie obniżyć wydajność niezależnie od chybień w samej pamięci podręcznej danych; pakowanie omawiane w rozdziale 2 ogranicza między innymi właśnie liczbę chybień TLB.

Współczesne rdzenie wykonują instrukcje poza kolejnością (ang. *out-of-order execution*) [26]. Po pobraniu i przemianowaniu rejestrów instrukcje trafiają do okna instrukcji, skąd są wydawane do wykonania, gdy tylko ich argumenty staną się dostępne — niekoniecznie w kolejności wynikającej z programu. Aby zachować poprawność wyników, są one jednak zatwierdzane w pierwotnej kolejności za pomocą bufora zmiany kolejności (ang. *reorder buffer*, ROB), który w mikroarchitekturze Zen 3 liczy 256 pozycji [15].

Najważniejszą konsekwencją wykonania poza kolejnością jest zdolność do obsługi wielu niezależnych odwołań do pamięci równocześnie, określana jako równoległość na poziomie pamięci (ang. *memory-level parallelism*, MLP). Gdy jeden odczyt oczekuje na dane z wolniejszego poziomu hierarchii, procesor może wykonywać kolejne, niezależne odczyty. Ich opóźnienia nakładają się, zamiast sumować (rysunek 1.9). W ten sposób znaczna część długiego opóźnienia pamięci zostaje ukryta — pod warunkiem, że w programie istnieją niezależne odwołania, które można wykonać równolegle [14]. Z tego względu regularny, przewidywalny wzorec dostępu do danych ma kluczowe znaczenie dla wydajności; zagadnienie to zostało rozwinięte w rozdziale 2.

1.7 Jednostki wektorowe i FMA

Obok skalarnych jednostek wykonawczych procesory x86-64 zawierają jednostki wektorowe, działające w modelu SIMD (ang. *single instruction, multiple data*), jednej z klas w taksonomii Flynna [17]. W modelu tym pojedyncza instrukcja wykonuje tę



Rysunek 1.10: Rejestr wektorowy YMM (256 bitów) jako cztery liczby podwójnej precyzji; alternatywnie mieści osiem liczb pojedynczej precyzji

samą operację na wielu danych jednocześnie. Rozszerzenie AVX wprowadziło rejestry wektorowe YMM o szerokości 256 bitów (w trybie 64-bitowym jest ich szesnaście), a AVX2 rozszerzyło zestaw operujących na nich instrukcji [2]. Pojedynczy rejestr YMM mieści cztery liczby zmiennoprzecinkowe podwójnej precyzji (po 64 bity) albo osiem liczb pojedynczej precyzji (rysunek 1.10), które jednostka wektorowa przetwarza równolegle. istnieje także rozszerzenie AVX-512 udostępniające operacje na rejestrach o szerokości 512 bitów ale nie wspiera go architektura Zen 3.

Rozszerzenia AVX i AVX2 udostępniają między innymi wektorowe odczyty i zapisy (w wariancie wyrównanym oraz niewyrównanym do granicy 32 bajtów), operacje arytmetyczne na wektorach, a także instrukcje przestawiania i powielania danych w rejestrze; AVX2 dodało do nich m.in. 256-bitowe operacje całkowitoliczbowe oraz rozproszone odczyty (ang. *gather*) [21]. Wyrównanie danych do granicy rejestru ma przy tym znaczenie dla wydajności odczytów wektorowych, co zostało opisane w rozdziale 2.

Szczególne znaczenie dla obliczeń numerycznych ma operacja złożonego mnożenia z dodawaniem (ang. *fused multiply-add*, FMA), realizująca wyrażenie $a \cdot b + c$ w ramach jednej instrukcji i z pojedynczym zaokrągleniem wyniku [29, 50]. Stanowi ona podstawę wielu implementacji operacji obliczeniowych.

W mikroarchitekturze Zen 3 dostępne są dwie jednostki FMA, każda operująca na 256-bitowych rejestrach. Pojedyncza instrukcja FMA cechuje się opóźnieniem czterech cykli, lecz obie jednostki mogą przyjmować nową instrukcję w każdym cyklu [18]. Aby w pełni wykorzystać potok, w wykonaniu musi znajdować się odpowiednio wiele niezależnych operacji — co najmniej osiem, co wynika z przemnożenia liczby jednostek przez długość opóźnienia ($2 \times 4 = 8$). Dwie jednostki, z których każda przetwarza cztery wartości podwójnej precyzji oraz wykonuje mnożenie i dodawanie, dają przy taktowaniu około 4,4 GHz teoretyczną szczytową wydajność równą $2 \cdot 4 \cdot 2 \cdot 4,4 \approx 70$ miliardów operacji zmiennoprzecinkowych na sekundę — jest to szczyt pojedynczego rdzenia przy maksymalnym taktowaniu przyspieszonym 4,4 GHz (taktowanie bazowe wynosi 3,5 GHz). Wydajność tę osiąga się jednak tylko wtedy, gdy dane docierają do jednostek odpowiednio szybko, co ponownie kieruje uwagę na hierarchię pamięci i lokalność danych.

Rozdział 2

Lokalność danych i optymalizacja wykorzystania pamięci podręcznej

2.1 Zasady lokalności: czasowa i przestrzenna

Skuteczność hierarchii pamięci opisanej w poprzednim rozdziale opiera się na spostrzeżeniu, że programy nie odwołują się do pamięci w sposób losowy, lecz w sposób wykazujący tak zwaną zasadę lokalności (ang. *principle of locality*) [26]. Wyróżnia się dwa rodzaje lokalności, lokalność czasową oraz przestrzenną, a hierarchia pamięci jest skonstruowana tak, aby obie wykorzystywać.

Lokalność czasowa (ang. *temporal locality*) opisuje skłonność programów do wielokrotnego sięgania po tę samą daną w krótkim odcinku wykonania — typowo w ramach powtarzanej pętli. Hierarchia czerpie z niej korzyść, przechowując ostatnio używane dane w szybkich, leżących najwyżej warstwach, dzięki czemu kolejne odwołania do nich są tanie.

Lokalność przestrzenna (ang. *spatial locality*) opisuje skłonność programów do sięgania po dane leżące blisko siebie w przestrzeni adresowej: odwołania skupiają się raczej w sąsiadujących obszarach pamięci, niż rozpraszają losowo. Tę prawidłowość wykorzystuje się, sprowadzając dane całymi liniami pamięci podręcznej zamiast pojedynczymi bajtami (zob. podrozdział 1.3); po sprowadzeniu jednej linii kolejne, sąsiadujące dane są już obecne w pamięci podręcznej [14].

Oba rodzaje lokalności ilustruje prosty przykład sumowania elementów tablicy (listing 2.1).

Listing 2.2: Dostęp do tablicy ze stałym krokiem: dla kroku równego jeden jest on sekwencyjny, dla większego — z przeskokami

```
1 double suma = 0.0;
2 for (int i = 0; i < n; i += krok)
3     suma += a[i];
```

Listing 2.1: Sumowanie elementów tablicy ilustrujące lokalność czasową i przestrzenną

```
1 double suma = 0.0;
2 for (int i = 0; i < n; i++)
3     suma += a[i];
```


W powyższej pętli zmienna `suma` jest odczytywana i zapisywana w każdej iteracji, wykazując lokalność czasową (w praktyce kompilator z włączonymi optymalizacjami utrzymuje ją w rejestrze, więc jej reużycie realizuje się na poziomie rejestrów; przykład ilustruje samą zasadę na poziomie wzorca odwołań). Tablica `a` jest natomiast przeglądana sekwencyjnie: kolejne elementy `a[i]` sąsiadują ze sobą w pamięci, więc po sprowadzeniu jednej linii pamięci podręcznej następnych kilka odwołań trafia już do niej — to lokalność przestrzenna. Dostęp do danych naruszający te zasady, taki jak duży krok lub dostęp w kolejności losowej, prowadzą do częstych chybień; sposoby ich unikania są przedmiotem dalszych podrozdziałów.

2.2 Rodzaje chybień i wzorce dostępu

Chybień w pamięci podręcznej dzieli się tradycyjnie na trzy rodzaje, określane modelem 3C [26, 28]. Chybień obowiązkowe (ang. *compulsory*) zachodzą przy pierwszym odwołaniu do danego bloku, którego nie ma jeszcze w pamięci podręcznej. Chybień pojemnościowe (ang. *capacity*) wynikają z tego, że zbiór roboczy programu, czyli zbiór danych używanych w danym okresie, przekracza pojemność pamięci podręcznej. Chybień konfliktowe (ang. *conflict*) pojawiają się natomiast wtedy, gdy zbyt wiele bloków odwzorowuje się na ten sam zbiór linii (przy ograniczonej drożności), mimo że pamięć jako całość nie jest zapełniona.

Liczba chybień zależy od wzorca dostępu do danych. Dostęp sekwencyjny w pełni wykorzystuje lokalność przestrzenną. Dostęp ze stałym krokiem (ang. *stride*) jest mniej efektywny. Jeśli krok przekracza rozmiar linii, każda sprowadzona linia dostarcza tylko jeden element, a pozostała część zostaje zmarnowana (listing 2.2, rysunek 2.1).

Regularne wzorce dostępu są dodatkowo wspierane przez sprzętowy układ wstęp-



Rysunek 2.1: Wpływ kroku dostępu na wykorzystanie linii pamięci podręcznej (dla uproszczenia linia mieści cztery elementy); szare pola oznaczają elementy, do których następuje odwołanie

Listing 2.3: Dwa układy danych złożonych: tablica struktur (AoS) oraz struktura tablic (SoA)

```

1 struct { double x, y, z; } aos[N];          /* AoS */
2 struct { double x[N], y[N], z[N]; } soa;    /* SoA */

```


nego pobierania danych (ang. *hardware prefetcher*), który wykrywa sekwencyjne lub równomiernie krokowe strumienie odwołań i z wyprzedzeniem sprowadza kolejne linie, zanim procesor o nie poprosi [14]. Dostęp nieregularny lub o losowej kolejności — na przykład przeglądanie struktur powiązanych wskaźnikami — pozbawia procesor tej korzyści i prowadzi do częstych chybień.

2.3 Układ danych i transformacje pętli


O liczbie chybień decyduje nie tylko sam algorytm, lecz także rozmieszczenie danych w pamięci oraz kolejność, w jakiej program po nich przechodzi. Poniżej omówiono kilka technik poprawiających lokalność bez zmiany wyniku obliczeń [14].

Dane złożone z wielu pól można rozmieścić w pamięci na dwa sposoby. W układzie tablicy struktur (ang. *array of structures*, AoS) pola jednego obiektu leżą w pamięci obok siebie, natomiast w układzie struktury tablic (ang. *structure of arrays*, SoA) sąsiadują ze sobą te same pola kolejnych obiektów (listing 2.3). Gdy obliczenie korzysta tylko z jednego pola wielu obiektów, układ SoA zapewnia dostęp sekwencyjny i pełne wykorzystanie linii pamięci podręcznej, podczas gdy układ AoS przeplata w liniach pola nieużywane, marnując przepustowość (rysunek 2.2); układ SoA jest też znacznie łatwiejszy do zwektoryzowania [11]. Właściwy układ zależy więc od wzorca dostępu: każdy z nich jest korzystny dla innej kolejności, w jakiej dane są odczytywane.

Na liczbę chybień konfliktowych wpływa również rozmieszczenie adresów danych: w szczególności odstęp między adresami kolejnych wierszy. Gdy długość wiersza tablicy jest potęgą dwójki, kolejne wiersze mogą odwzorowywać się na te same zbiory pamięci podręcznej, prowadząc do ich nadmiernej rywalizacji. Zapobiega temu dopełnienie (ang. *padding*), czyli celowe rozszerzenie wiersza o kilka nieużywanych elementów, któ-



Rysunek 2.2: Rozmieszczenie w pamięci obiektów o polach x, y, z : w układzie AoS sąsiadują pola jednego obiektu, w SoA — te same pola kolejnych obiektów (szare pola oznaczają odwołania do pól x)




Rysunek 2.3: Macierz przechowywana wierszami (liczby oznaczają kolejność elementów w pamięci): dostęp wzdłuż wiersza jest sekwencyjny, a wzdłuż kolumny odbywa się z krokiem równym długości wiersza

re rozsuwa adresy na różne zbiory. Dane przeznaczone do przetwarzania wektorowego dodatkowo wyrównuje się do granicy rejestru: wyrównany odczyt nigdy nie przecina granicy 64-bajtowej linii pamięci podręcznej, co eliminuje karę odczytu podzielonego, a ponadto umożliwia użycie wariantów instrukcji wymagających wyrównania.

Istotny jest wreszcie sam sposób przechodzenia po danych. Dostęp sekwencyjny po ciągłym obszarze pamięci sprzyja zarówno lokalności przestrzennej, jak i działaniu prefetchera. Jego przeciwieństwem jest „skakanie po wskaźnikach” (ang. *pointer chasing*) — przechodzenie po strukturach takich jak listy czy drzewa, w których kolejne elementy leżą w nieprzewidywalnych miejscach pamięci. Takie zachowanie pozbawia procesora możliwości wstępnego pobierania i prowadzi do licznych chybień, dlatego dane intensywnie przetwarzane warto przechowywać w postaci ciągłych tablic.

Ostatnią z omawianych technik jest zamiana kolejności pętli (ang. *loop interchange*) [26]. W języku C tablice dwuwymiarowe przechowywane są wierszami (ang. *row-major*): elementy jednego wiersza leżą w pamięci obok siebie. Pętla, której indeks wewnętrzny zmienia numer wiersza, odwołuje się więc do elementów odległych o całą długość wiersza, podczas gdy zamiana pętli tak, by indeks wewnętrzny przebiegał kolumny jednego wiersza, daje dostęp sekwencyjny (rysunek 2.3).



Rysunek 2.4: Macierz dzielona na kafelki (grube linie), a każdy kafelek — na pojedyncze elementy (cienkie linie); szary kafelek mieści się w pamięci podręcznej i jest przetwarzany w całości

Listing 2.4: Szkic struktury pętli z blokowaniem: obliczenia wykonywane są kafełkami o boku B , mieszczącymi się w pamięci podręcznej. Zysk z blokowania pojawia się dopiero przy danych używanych wielokrotnie (jak w mnożeniu macierzy czy transpozycji), a nie przy pojedynczym przejściu pokazanym dla zwięzłości

```

1  for (int ii = 0; ii < n; ii += B)
2      for (int jj = 0; jj < n; jj += B)
3          for (int i = ii; i < ii + B; i++)
4              for (int j = jj; j < jj + B; j++)
5                  /* przetwarzanie A[i][j] w kafełku B x B */

```

2.4 Blokowanie i pakowanie

Gdy zbiór roboczy obliczenia przekracza pojemność pamięci podręcznej, dane bywają wielokrotnie sprowadzane z wolniejszych poziomów, mimo że algorytm wykorzystuje je więcej niż raz. Rozwiązaniem jest blokowanie, nazywane też kafelkowaniem (ang. *blocking*, *tiling*): podział przestrzeni obliczeń na małe kafelki, które mieszczą się w pamięci podręcznej i są w całości przetwarzane, zanim procesor przejdzie do następnego (rysunek 2.4) [14]. Dzięki temu dane sprowadzone do pamięci podręcznej są wykorzystywane wielokrotnie, zanim zostaną nadpisane.

Blokowanie stosuje się zwykle na kilku poziomach naraz. Na najniższym poziomie, niewielki kafelek jest utrzymywany w rejestrach procesora, co maksymalizuje ponowne wykorzystanie załadowanych już wartości i minimalizuje liczbę odwołań do pamięci [24]. Na wyższych poziomach rozmiary kafełków dobiera się tak, aby mieściły się kolejno w pamięci podręcznej L1, L2 i L3; każdy poziom zapewnia, że dane sprowadzone do odpowiadającej mu warstwy są wielokrotnie wykorzystywane przed wyparciem (listing 2.4).

Samo blokowanie nie usuwa problemu nieregularnego dostępu: kolejne wiersze kafelka wyciętego z dużej macierzy są w pamięci oddalone o całą długość wiersza, co prowadzi do dostępu z dużym krokiem i chybień konfliktowych. Dlatego stosuje się pakowanie (ang. *packing*), czyli skopiowanie kafelków do ciągłego, wyrównanego bufora, w którym układa się je jeden za drugim, w kolejności późniejszego przetwarzania. Dzięki temu program odczytuje dane w pełni sekwencyjnie, zarówno wewnątrz pojedynczego kafelka, jak i przy przechodzeniu między kolejnymi kafelkami, co praktycznie eliminuje chybień konfliktowe wewnątrz spakowanego bufora i ogranicza liczbę dotykanych stron pamięci — a więc i chybień w buforze translacji adresów (TLB) — dobrze przy tym współdziałając z prefetcherem [24]. Koszt tego kopiowania jest amortyzowany, ponieważ spakowane dane są następnie wykorzystywane wielokrotnie.

2.5 Prefetching: sprzętowy i programowy

Regularne wzorce dostępu są obsługiwane przez sprzętowe układy wstępnego pobierania (prefetchery). Mikroarchitektura Zen 3 wyposażona jest w kilka takich układów: prefetchery strumieniowe, sprowadzające kolejne sąsiednie linie; krokowe, rozpoznające stały krok między odwołaniami danej instrukcji; oraz regionowy, wykrywający powtarzalne wzorce w obrębie obszaru pamięci [3]. Ze względu na ich obecność przewodnik optymalizacyjny AMD zaleca takie projektowanie struktur danych i wzorców dostępu, aby były dopasowane do ich działania.

Niezależnie od prefetcherów sprzętowych procesor udostępnia prefetch programowy, czyli jawną instrukcję (w języku C dostępną poprzez funkcję wbudowaną, listing 2.5), która z wyprzedzeniem nakazuje sprowadzenie wskazanej linii do pamięci podręcznej. Jest on użyteczny przede wszystkim tam, gdzie dostęp jest nieregularny, lecz przewidywalny z wyprzedzeniem — na przykład przy przechodzeniu po strukturach powiązanych wskaźnikami, których prefetcher sprzętowy nie potrafi przewidzieć: znając wskaźnik do następnego elementu, można sprowadzić go, zanim stanie się potrzebny. Korzyść jest ograniczona, gdy przetwarzanie pojedynczego elementu jest krótkie — wyprzedzenie o jeden węzeł daje wówczas zbyt mało czasu, by ukryć latencję sprowadzenia kolejnego [14].

Prefetch programowy należy stosować z umiarem: sprowadzenie z wyprzedzeniem danych, które ostatecznie nie zostaną użyte, marnuje przepustowość pamięci i zapełnia pamięć podręczną niepotrzebnymi danymi [14]. Dla regularnych wzorców dostępu — typowych dla rozważanych w pracy operacji — prefetchery sprzętowe Zen 3 wystarczają, a jawny prefetch programowy bywa szkodliwy. W tej sytuacji powinno się polegać na prefetcherze sprzętowym [14, 34].

Listing 2.5: Prefetch programowy przy przechodzeniu listy: następny węzeł jest sprowadzany z wyprzedzeniem, podczas gdy przetwarzany jest bieżący

```
1 while (p != NULL) {  
2     __builtin_prefetch(p->next);  
3     process(p);  
4     p = p->next;  
5 }
```

2.6 Wektoryzacja

Wektoryzacja polega na wykorzystaniu jednostek wektorowych i FMA (podrozdział 1.7) do przetwarzania wielu danych jedną instrukcją. W języku C realizuje się ją najczęściej za pomocą funkcji wbudowanych (ang. *intrinsics*), specjalnych funkcji odwzorowywanych bezpośrednio na instrukcje wektorowe procesora, dzięki którym programista jawnie steruje rejestrami oraz operacjami SIMD, nie będąc zmuszonym do użycia assemblera [21]. Pojedynczy odczyt wektorowy sprowadza przy tym naraz kilka sąsiadujących w pamięci wartości, wykorzystując lokalność przestrzenną.

Aby odczyty wektorowe były wydajne, dane wyrównuje się do granicy rejestru, co pozwala wczytać wektor jedną operacją. Sama wektoryzacja przyspiesza obliczenia tylko wtedy, gdy dane docierają do jednostek dostatecznie szybko; dlatego łączy się ją z omówionymi wcześniej technikami lokalności. Wzrost liczby operacji wykonywanych na każdej załadowanej danej, czyli wyższa intensywność operacyjna, przesuwa obliczenia w stronę ograniczenia mocą obliczeniową zamiast przepustowością pamięci [45].

Pełne wykorzystanie jednostek FMA wymaga ponadto utrzymywania w jednoczesnym działaniu wielu niezależnych operacji. Na Zen 3 jest ich co najmniej osiem (podrozdział 1.7). Osiąga się to, prowadząc obliczenia w kilku niezależnych akumulatorach, których łańcuchy zależności nie blokują się nawzajem. W przedstawionym przykładzie (listing 2.6) rolę tę pełnią zmienne `acc0` oraz `acc1`.

Przykład z dwoma akumulatorami ilustruje samą technikę prowadzenia wielu niezależnych łańcuchów obliczeń; dwa łańcuchy nie nasycają jednak w pełni obu jednostek FMA mikroarchitektury Zen 3. Do tego potrzeba ośmiu niezależnych łańcuchów (podrozdział 1.7). Do tej liczby wraca rozdział poświęcony implementacji, w którym jądra obliczeniowe prowadzą obliczenia odpowiednio większą liczbą akumulatorów.

Listing 2.6: Zwektoryzowana pętla z funkcjami wbudowanymi AVX2: każda instrukcja FMA przetwarza cztery wartości double naraz, a dwa niezależne akumulatory częściowo ukrywają latencję potoku

```
1  __m256d acc0 = _mm256_setzero_pd();
2  __m256d acc1 = _mm256_setzero_pd();
3  for (int i = 0; i < n; i += 8) {
4      acc0 = _mm256_fmadd_pd(_mm256_load_pd(a + i),
5                             _mm256_load_pd(b + i), acc0);
6      acc1 = _mm256_fmadd_pd(_mm256_load_pd(a + i + 4),
7                             _mm256_load_pd(b + i + 4), acc1);
8  }
```


2.7 Równoległość a wykorzystanie pamięci podręcznej

Dotychczasowe rozważania dotyczyły operacji na pojedynczym rdzeniu procesora. Gdy obliczenia rozdziela się na wiele rdzeni, pojawiają się dodatkowe zjawiska związane z pamięcią podręczną. Równoległość rozważanych w pracy operacji zrealizowano za pomocą interfejsu OpenMP [39], w którym pracę dzieli się między wątki, a każdy wątek przetwarza wydzieloną część danych.

Najniższe poziomy pamięci podręcznej (L1 i L2) są prywatne dla każdego rdzenia, natomiast poziom L3 jest współdzielony. Rdzenie pracujące równolegle rywalizują więc o pojemność i przepustowość współdzielonej pamięci L3 oraz pamięci operacyjnej. Ma to szczególne znaczenie dla operacji ograniczonych przepustowością pamięci: ponieważ pułap przepustowości jest wspólny dla wszystkich rdzeni, dodawanie kolejnych wątków daje coraz mniejszy przyrost wydajności, w miarę jak łączne zapotrzebowanie na dane zbliża się do tej granicy (powrót do modelu roofline z podrozdziału 1.1).

Szczególnie kosztownym zjawiskiem jest fałszywe współdzielenie (ang. *false sharing*). Występuje ono, gdy dwa wątki działające na różnych rdzeniach modyfikują różne zmienne, które przypadkiem leżą w tej samej linii pamięci podręcznej (rysunek 2.5). Każdy zapis dokonany przez pojedynczy rdzeń unieważnia kopię linii w pamięci podręcznej drugiego rdzenia, zmuszając do jej ponownego sprowadzenia mimo, że wątki nie współdzielą żadnych rzeczywistych danych. Przeciwdziała się temu rozmieszczając dane przetwarzane przez różne wątki w osobnych liniach, na przykład przez wyrównanie lub dopełnienie struktur do rozmiaru linii [14].

Osobnym zagadnieniem jest niejednorodny dostęp do pamięci (ang. *non-uniform memory access*, NUMA), w którym czas dostępu zależy od tego, który rdzeń żąda danych. W procesorze docelowym (Ryzen 5 5600) wszystkie rdzenie należą do jed-



Rysunek 2.5: Fałszywe współdzielenie: dwa rdzenie modyfikują różne zmienne (A oraz B) leżące w tej samej linii pamięci podręcznej, przez co linia jest wielokrotnie przesyłana między ich pamięciami podręcznymi mimo braku rzeczywistego współdzielenia danych

nego węzła pamięci, więc zjawisko to ma znaczenie marginalne. Wagi nabiera ono w systemach wieloprocessorowych.

2.8 Podejścia cache-aware i cache-oblivious

Algorytmy starające się efektywnie wykorzystać pamięć podręczną projektuje się według dwóch przeciwstawnych paradygmatów, różniących się stosunkiem do parametrów sprzętu.

W podejściu cache-aware (świadomym pamięci podręcznej) algorytm jawnie korzysta z rozmiarów pamięci podręcznej: parametry blokowania dobiera się tak, aby kafelki mieściły się w konkretnych poziomach hierarchii (jak w podrozdziale 2.4) [24]. Zapewnia to wysoką wydajność na znanej maszynie, lecz wymaga dostrojenia parametrów do każdej platformy. W praktyce optymalne rozmiary kafelków często dobiera się empirycznie, metodą automatycznego strojenia (ang. *auto-tuning*) — stosowaną na przykład w bibliotece ATLAS [8] (podrozdział 3.2.4): program mierzy wydajność dla różnych wartości parametrów i wybiera najlepsze dla danego procesora.

Przeciwnym podejściem jest cache-oblivious (nieświadome pamięci podręcznej): algorytm nie przyjmuje rozmiaru pamięci podręcznej ani długości jej linii jako parametru, a dobre wykorzystanie kolejnych poziomów hierarchii uzyskuje pośrednio — najczęściej drogą rekurencji, która sama sprowadza podproblem do rozmiaru mieszczącego się w danym poziomie pamięci, niezależnie od jego pojemności [19]. Jego zaletą jest przenośność, ponieważ ten sam kod działa efektywnie na różnych maszynach; wadą bywają większe stałe ukryte w złożoności oraz trudniejsza implementacja niż w starannie dostrojonym wariantcie cache-aware.

Implementacje rozważanych w pracy operacji opierają się przede wszystkim na podejściu cache-aware — z parametrami dobranymi do mikroarchitektury Zen 3. Szczegóły tych implementacji oraz uzyskane wyniki przedstawiono w kolejnych rozdziałach.

Rozdział 3

BLAS: standard, implementacje i operacje

BLAS (ang. *Basic Linear Algebra Subprograms*) to ustalony zestaw podprogramów realizujących podstawowe operacje algebry liniowej. Nie jest to konkretny program ani biblioteka, lecz specyfikacja interfejsu, czyli ściśle określony zbiór nazw procedur, list ich argumentów oraz wykonywanych przez nie operacji. Dzięki temu jedną i tę samą specyfikację może realizować wiele niezależnych implementacji, różniących się stopniem optymalizacji pod dany sprzęt.

Pomysł wydzielenia takiego zestawu powstał z dążenia do pogodzenia dwóch celów: przenośności oprogramowania numerycznego oraz jego wydajności [33]. Algorytmy zawarte w BLAS (rozkłady macierzy, rozwiązywanie układów równań liniowych czy zagadnienia własne) w znacznej części czasu wykonują kilka powtarzalnych operacji elementarnych. Jeżeli operacje te ujmie się w wystandaryzowany interfejs, autor algorytmu wyższego poziomu może odwoływać się do nich za pośrednictwem ustalonych nazw, nie troszcząc się o szczegóły sprzętu.

To rozdzielenie warstw stało się podstawą organizacji współczesnego oprogramowania numerycznego. Biblioteki wyższego poziomu, między innymi LAPACK (ang. *Linear Algebra PACKage*), a za jej pośrednictwem liczne pakiety obliczeniowe, buduje się tak, aby najbardziej kosztowne obliczenia sprowadzały się do wywołań procedur BLAS [6]. Ciężar optymalizacji przenosi się dzięki temu z wielu algorytmów na jedną, starannie dostrojoną warstwę podstawową.

Zestaw BLAS kształtował się stopniowo, w trzech etapach, którym odpowiada podział na trzy poziomy. Poziom pierwszy (operacje wektor–wektor) zaproponowali w roku 1979 C. L. Lawson, R. J. Hanson, D. R. Kincaid i F. T. Krogh; obejmuje on takie działania jak iloczyn skalarny dwóch wektorów czy przeskalowanie wektora i dodanie go do innego (operacja postaci $y \leftarrow \alpha x + y$) [33]. Poziom drugi (operacje macierz–wektor),

Tabela 3.1: Przedrostki nazw procedur BLAS określające typ danych

Przedrostek	Typ danych
s	liczby rzeczywiste pojedynczej precyzji
d	liczby rzeczywiste podwójnej precyzji
c	liczby zespolone pojedynczej precyzji
z	liczby zespolone podwójnej precyzji

wprowadzony w roku 1988 przez J. J. Dongarrę, J. Du Croza, S. Hammarlinga i R. J. Hansona, objął między innymi mnożenie macierzy przez wektor [13]. Poziom trzeci (operacje macierz–macierz), opublikowany w roku 1990 przez J. J. Dongarrę, J. Du Croza, I. S. Duffa i S. Hammarlinga, dotyczy działań takich jak mnożenie dwóch macierzy [12]. Kolejne poziomy odpowiadały rozwojowi architektur sprzętowych: poziom drugi opracowano przede wszystkim z myślą o procesorach wektorowych [13], a poziom trzeci — o maszynach z hierarchią pamięci podręcznej [12]. Znaczenie tego podziału dla wydajności jest przedmiotem następnego podrozdziału.

Z czasem BLAS stał się standardem przyjętym w środowisku obliczeń numerycznych: przyjęte konwencje nazw i list argumentów są wspólne dla wielu implementacji [6]. Repozytorium Netlib udostępnia implementację referencyjną, napisaną w Fortranie, traktowaną jako wzorzec poprawności, a nie wydajności [36]. W roku 2002 grupa robocza BLAS Technical Forum opublikowała zaktualizowany i rozszerzony standard BLAS, kodyfikujący dotychczasowe konwencje i dodający nowe funkcjonalności: między innymi arytmetykę mieszanej i rozszerzonej precyzji oraz procedury dla macierzy rzadkich [6].

Pierwotną specyfikację BLAS sformułowano w języku Fortran [6], co odzwierciedlało dominację tego języka w obliczeniach naukowych w czasie powstawania zestawu. Aby udostępnić te same operacje programom pisanym w języku C, opracowano interfejs CBLAS (ang. *C interface to the BLAS*) [36]. Zachowuje on funkcjonalność oryginału, dostosowując ją do konwencji języka C; istotną różnicą jest możliwość wskazania kolejności przechowywania elementów macierzy (wierszami lub kolumnami), podczas gdy interfejs Fortranu zakłada przechowywanie kolumnami.

Nazwy procedur BLAS podlegają zwartej konwencji: nazwa składa się z jednoliterowego przedrostka określającego typ danych oraz z rdzenia oznaczającego wykonywaną operację [6]. Przedrostek przyjmuje jedną z czterech wartości zebranych w tabeli 3.1. W poziomach drugim i trzecim rdzeń nazwy koduje dodatkowo strukturę macierzy: dwie litery bezpośrednio po przedrostku oznaczają jej typ (zestawione w tabeli 3.2), a dopiero pozostała część — samą operację. I tak nazwę `dgemm` tworzą przedrostek `d` (podwójna precyzja), oznaczenie `ge` (macierz ogólna) oraz `mm` (mnożenie macierzy).

Tabela 3.2: Dwuliterowe oznaczenia typu macierzy w nazwach procedur BLAS poziomów drugiego i trzeciego

Oznaczenie	Typ macierzy
ge	macierz ogólna
gb	macierz ogólna pasmowa
sy	macierz symetryczna
sb	macierz symetryczna pasmowa
sp	macierz symetryczna w formacie spakowanym
he	macierz hermitowska
hb	macierz hermitowska pasmowa
hp	macierz hermitowska w formacie spakowanym
tr	macierz trójkątna
tb	macierz trójkątna pasmowa
tp	macierz trójkątna w formacie spakowanym

3.1 Trzy poziomy BLAS i intensywność operacyjna

Podział zestawu BLAS na trzy poziomy ma znaczenie nie tylko historyczne i porządkujące, ale przede wszystkim wydajnościowe. O tym jak blisko szczytowej wydajności procesora można wykonać daną operację decyduje bowiem nie tyle sam rodzaj działania, ile stosunek liczby wykonywanych operacji zmiennoprzecinkowych do ilości danych, które trzeba w tym celu przenieść między procesorem a pamięcią. Tu omawia się jego jakościowe konsekwencje dla trzech poziomów; dokładne wartości intensywności wyznaczono dla każdej z rozważanych operacji w podrozdziale 3.3, przyjmując liczby podwójnej precyzji, w których pojedynczy element zajmuje 8 bajtów.

Trzy poziomy BLAS różnią się zasadniczo wartością intensywności operacyjnej, a wraz z nią — charakterem wydajnościowym w świetle modelu roofline (podrozdział 1.1). Iloczyn skalarny i mnożenie macierzy przez wektor mają niską, w praktyce stałą intensywność, niezależną od rozmiaru zadania; leżą więc na lewo od punktu grzbietowego (rysunek 1.2) i są ograniczone przepustowością pamięci (ang. *memory-bound*): zwiększanie liczby jednostek arytmetycznych nie przyspieszy ich wykonania, skoro dane nie docierają dostatecznie szybko [45]. Mnożenie macierzy, przeciwnie, ma intensywność rosnącą wraz z rozmiarem zadania i dla dostatecznie dużych rozmiarów przekracza punkt grzbietowy, stając się ograniczone mocą obliczeniową (ang. *compute-bound*).

Liczba operacji zmiennoprzecinkowych w mnożeniu macierzy zwiększa się proporcjonalnie do iloczynu trzech wymiarów (dla macierzy kwadratowych — do n^3), natomiast objętość przenoszonych danych rośnie jedynie jak suma iloczynów par wymiarów

(jak n^2). Otwiera to możliwość wielokrotnego użycia każdej sprowadzonej danej, niedostępnej na poziomach niższych. Możliwość tę wykorzystują blokowanie i pakowanie (podrozdział 2.4): rozbicie macierzy na kafelki dopasowane do kolejnych poziomów pamięci podręcznej zwiększa intensywność I aż do pułapu narzuconego pojemnością pamięci szybkiej. Pułap ten wyznacza twierdzenie o złożoności wejścia-wyjścia: dla pamięci szybkiej o pojemności M liczba słów wymienianych między poziomami pamięci przy klasycznym mnożeniu macierzy wynosi $\Omega(n^3/\sqrt{M})$, co ogranicza osiągalną intensywność do $I = O(\sqrt{M})$ [30]. Oszacowanie to obowiązuje dla klasycznego algorytmu sześciennego; metody szybkiego mnożenia (podrozdział 3.4) podlegają odrębnym, słabszym ograniczeniom.

W rozważanych w pracy implementacjach optymalizuje się wszystkie trzy operacje, lecz cel i osiągalny pułap optymalizacji są odmienne. Techniki oparte na wielokrotnym wykorzystaniu danych (blokowanie i pakowanie) przynoszą zasadniczy zysk tam, gdzie ponowne użycie w ogóle występuje, czyli na poziomie trzecim, gdzie pozwalają zbliżyć się do szczytowej mocy obliczeniowej. Dla operacji ograniczonych przepustowością pamięci (poziom pierwszy i drugi) ponownych użyć niemal nie ma, więc optymalizacja (za pomocą wektoryzacji, wyrównania danych, uporządkowanego dostępu i prefetchingu) zmierza przede wszystkim do pełnego wykorzystania dostępnej przepustowości pamięci. Te różnice motywują dobór i sposób implementacji poszczególnych operacji w dalszej części pracy.

3.2 Implementacje BLAS

Specyfikacja BLAS oddziela interfejs od sposobu jego realizacji, dzięki czemu tę samą operację może wykonywać wiele niezależnych implementacji, różniących się stopniem optymalizacji pod dany sprzęt. Poniżej omówiono implementacje istotne dla niniejszej pracy (OpenBLAS i AOCL-BLAS) oraz referencyjną implementację z repozytorium Netlib. Krótko przedstawiono także kilka innych często stosowanych implementacji BLAS.

3.2.1 Implementacja referencyjna (Netlib)

Repozytorium Netlib udostępnia referencyjną implementację BLAS, napisaną w języku Fortran 77 i obejmującą procedury wszystkich trzech poziomów we wszystkich czterech wariantach typu danych [36]. Pełni ona rolę wzorca poprawności, a nie wydajności: kod definiuje znaczenie poszczególnych operacji w sposób bezpośredni i przenośny, lecz bez jakiegokolwiek optymalizacji pod konkretną architekturę [36]. Operacje poziomu trzeciego (takie jak mnożenie macierzy) realizuje się w niej w postaci

prostych, potrójnie zagnieżdżonych pętli, bez blokowania, pakowania czy jawnej wektoryzacji omówionych w rozdziale 2. W konsekwencji implementacja referencyjna nie jest zorganizowana pod kątem hierarchii pamięci podręcznej. Stanowi ona przez to naturalny punkt wyjścia — definiuje oczekiwany wynik, względem którego weryfikuje się poprawność implementacji zoptymalizowanych.

3.2.2 OpenBLAS

OpenBLAS to otwarta biblioteka realizująca interfejs BLAS, wywodząca się z projektu GotoBLAS2 [49]. Jej pierwowzór, GotoBLAS, opracował Kazushige Goto w Texas Advanced Computing Center; biblioteka zastąpiła ręcznie pisanymi w assemblerze jądraми mnożenia macierzy, które przewyższały wydajnością kod generowany przez ówczesne kompilatory [49]. Po zakończeniu rozwoju GotoBLAS2 jego kod stał się podstawą OpenBLAS, rozwijanego jako otwarte oprogramowanie i utrzymywanego do dziś [49].

Wysoką wydajność OpenBLAS osiąga dzięki ręcznie strojonym jądrom obliczeniowym, pisanym w assemblerze lub za pomocą funkcji wbudowanych (ang. *intrinsics*), przygotowanym osobno dla wielu mikroarchitektur procesorów [49]. Wybór właściwego jądra dla procesora, na którym uruchomiono program, może następować w czasie wykonania: w trybie kompilacji obejmującym wiele architektur (opcja `DYNAMIC_ARCH`) biblioteka rozpoznaje model procesora i dobiera odpowiedni wariant [49]. OpenBLAS udostępnia ponadto warianty wielowątkowe, w których pracę operacji dzieli się między rdzenie procesora.

3.2.3 AOCL-BLAS

AOCL-BLAS to implementacja BLAS rozwijana przez firmę AMD jako składnik pakietu AOCL (ang. *AMD Optimizing CPU Libraries*), czyli zestawu bibliotek numerycznych zoptymalizowanych pod procesory oparte na architekturze „Zen”, w tym AMD Ryzen oraz EPYC [1]. Biblioteka powstała jako rozwidlenie (ang. *fork*) frameworka BLIS (ang. *BLAS-like Library Instantiation Software*), opracowanego pierwotnie na University of Texas w Austin [1, 43].

W architekturze BLIS operacje poziomu drugiego i trzeciego buduje się z niewielkiej liczby prostych jąder, rozdzielając to, co przenośne, od tego, co zależne od sprzętu [43]. Warstwę przenośną stanowi makrojądro (ang. *macro-kernel*), napisane w języku C i wspólne dla wszystkich architektur, które dzieli pełną operację na podproblemy zgodnie z rozmiarami kafelków dobranymi do pamięci podręcznej (podrozdział 2.4). Pod spodem pracuje mikrojądro (ang. *micro-kernel*), mnożące skrajnie małe bloki macierzy; jest to jedyny element strojony pod konkretną architekturę, więc przeniesienie

biblioteki na nowy procesor sprowadza się do dostarczenia zoptymalizowanego mikrojądra i doboru parametrów blokowania [43].

3.2.4 Inne implementacje BLAS

Poza implementacjami wykorzystanymi w pracy istnieje wiele innych realizacji interfejsu BLAS, różniących się platformą docelową, modelem licencyjnym oraz sposobem optymalizacji. Biblioteka Intel oneMKL (ang. *oneAPI Math Kernel Library*, dawniej Intel Math Kernel Library) to zamknięta, własnościowa implementacja dostosowana pod procesory x86 firmy Intel, dostarczająca (obok BLAS) procedury LAPACK, transformaty Fouriera oraz inne funkcje obliczeniowe [10]. Projekt ATLAS (ang. *Automatically Tuned Linear Algebra Software*) reprezentuje odmienne podejście do optymalizacji: zamiast ręcznie pisanych jąder stosuje automatyczne strojenie empiryczne (podrozdział 2.8), w którym podczas instalacji mierzy się wydajność wielu wariantów kodu i parametrów blokowania, a następnie wybiera najlepsze dla danej maszyny [8]. Biblioteka cuBLAS firmy NVIDIA realizuje z kolei interfejs BLAS na procesorach graficznych (GPU) w środowisku CUDA, kierując obliczenia na maszynie równoległą architekturę akceleratora zamiast na rdzenie procesora głównego [37].

3.3 Operacje implementowane w pracy

Spośród operacji objętych specyfikacją BLAS w niniejszej pracy rozważa się trzy, po jednej z każdego poziomu: iloczyn skalarny (ang. *dot product*) (poziom pierwszy), mnożenie macierzy przez wektor (poziom drugi) oraz mnożenie dwóch macierzy (poziom trzeci). Poniżej przedstawiono ich definicje, podstawowe własności matematyczne oraz intensywność operacyjną; jej jakościowe konsekwencje dla trzech poziomów (ograniczenie przepustowością pamięci bądź mocą obliczeniową) omówiono w podrozdziale 3.1.

3.3.1 Iloczyn skalarny (poziom pierwszy)

Iloczyn skalarny dwóch wektorów $\mathbf{x}$ i $\mathbf{y}$ o długości N jest skalarą

$$s = \sum_{i=1}^N x_i y_i,$$

a więc sumą iloczynów odpowiadających sobie składowych [22, 33]. Jest to najprostsza z rozważanych operacji, czyli działanie wektor–wektor należące do poziomu pierwszego BLAS, gdzie występuje pod nazwą *dot* [33]; wymaga $2N$ działań zmiennoprzecinkowych (N mnożeń i N dodawań).

Iloczyn skalarny jest także elementem składowym operacji wyższych poziomów: każda składowa wyniku mnożenia macierzy przez wektor w ujęciu wierszowym jest iloczynem skalarnym wiersza macierzy z wektorem, a każdy element iloczynu dwóch macierzy — iloczynem skalarnym wiersza pierwszej macierzy z kolumną drugiej [22].

Iloczyn skalarny reprezentuje pod względem wydajnościowym najniższy poziom hierarchii BLAS. Na każde $2N$ działań przypada przeniesienie $(2N + 1)$ słów danych (obu wektorów wejściowych oraz zapisywanego wyniku skalarnego), czyli $(2N + 1) \times 8$ bajtów dla liczb podwójnej precyzji, co daje intensywność operacyjną

$$I = \frac{2N}{8(2N + 1)} \approx \frac{1}{8} = 0,125 \text{ FLOP/bajt.}$$

Wartość ta jest w praktyce stała — nie rośnie wraz z długością wektorów, ponieważ każdy element bierze udział tylko w jednym mnożeniu i jednym dodawaniu. Iloczyn skalarny jest więc operacją silnie ograniczoną przepustowością pamięci (podrozdział 3.1).

3.3.2 Mnożenie macierzy przez wektor (poziom drugi)

Mnożenie macierzy przez wektor (ang. *general matrix-vector multiply*, GEMV) jest operacją poziomu drugiego BLAS i realizuje przypisanie

$$\mathbf{y} \leftarrow \alpha A\mathbf{x} + \beta\mathbf{y},$$

gdzie A jest macierzą o wymiarach $M \times N$, $\mathbf{x}$ i $\mathbf{y}$ — wektorami, a α, β — skalarami [13].

Tę samą operację można zrealizować na dwa równoważne matematycznie sposoby, różniące się porządkiem dostępu do macierzy [22]. W ujęciu wierszowym (ang. *row-oriented*) każdą składową wektora wynikowego oblicza się niezależnie jako iloczyn skalarny odpowiedniego wiersza macierzy A z wektorem $\mathbf{x}$:

$$y_i \leftarrow \beta y_i + \alpha \sum_{j=1}^N a_{ij} x_j.$$

W ujęciu kolumnowym (ang. *column-oriented*) cały wektor wynikowy aktualizuje się stopniowo, przebiegając kolumny macierzy A i dodając każdą z nich do $\mathbf{y}$ z wagą równą odpowiedniej składowej $\mathbf{x}$:

$$\mathbf{y} \leftarrow \mathbf{y} + \alpha x_j A_{:,j}, \quad j = 1, 2, \dots, N.$$

Pojedynczy krok ujęcia kolumnowego jest operacją typu axpy (przeskalowanie wektora i dodanie go do innego, postaci $\mathbf{y} \leftarrow \alpha\mathbf{x} + \mathbf{y}$), należąca (podobnie jak iloczyn skalarny) do poziomu pierwszego BLAS [22, 33].

Mnożenie macierzy przez wektor należy do poziomu drugiego BLAS. Jego $2MN$ działań (po jednym mnożeniu i jednym dodawaniu na każdy z MN elementów macierzy A) wymaga przeniesienia $(MN + N + 2M) \times 8$ bajtów, obejmujących macierz A , wektor wejściowy $\mathbf{x}$ oraz odczytywany i zapisywany wektor wynikowy $\mathbf{y}$, co daje intensywność operacyjną

$$I = \frac{2MN}{8(MN + N + 2M)} \approx \frac{1}{4} = 0,25 \text{ FLOP/bajt},$$

gdyż dla dużych macierzy w bilansie danych dominuje człon MN . Również ta wartość pozostaje w praktyce stała, niezależnie od wymiarów macierzy: każdy element macierzy A jest odczytywany tylko raz i bierze udział w jednym mnożeniu oraz jednym dodawaniu. Podobnie jak iloczyn skalarny, mnożenie macierzy przez wektor jest zatem operacją ograniczoną przepustowością pamięci (podrozdział 3.1) [45].

3.3.3 Mnożenie macierzy przez macierz (poziom trzeci)

Mnożenie dwóch macierzy (ang. *general matrix multiply*, GEMM) jest operacją poziomu trzeciego BLAS i realizuje przypisanie

$$C \leftarrow \alpha AB + \beta C,$$

gdzie A ma wymiary $M \times K$, B — $K \times N$, C — $M \times N$, a α, β są skalarami [12]. W klasycznym algorytmie każdy element macierzy wynikowej jest iloczynem skalarnym wiersza macierzy A z kolumną macierzy B :

$$c_{ij} \leftarrow \beta c_{ij} + \alpha \sum_{k=1}^K a_{ik} b_{kj},$$

co wymaga $2MNK$ działań zmiennoprzecinkowych [22]. Mnożenie macierzy pełni rolę centralną w obliczeniach gęstej algebry liniowej: wiele algorytmów wyższego poziomu, w tym rozkłady macierzy realizowane w bibliotece LAPACK, sprowadza większość obliczeń do operacji poziomu trzeciego [6, 24], a pozostałe operacje tego poziomu można wyrazić za pomocą mnożenia macierzy [31].

Pod względem wydajnościowym mnożenie macierzy wyróżnia się spośród rozważanych operacji. Wykonaniu $2MNK$ działań towarzyszy przeniesienie co najmniej $(MK + KN + 2MN) \times 8$ bajtów — tyle wynosi minimalny, obowiązkowy ruch danych, w którym każdą z macierzy A , B i C przenosi się dokładnie raz; ruch rzeczywisty zależy od organizacji obliczeń. Daje to intensywność operacyjną

$$I = \frac{2MNK}{8(MK + KN + 2MN)}.$$

Inaczej niż dla operacji niższych poziomów, intensywność ta nie jest ograniczona stałą: dla macierzy kwadratowych o boku n przyjmuje wartość $n/16$ i rośnie wraz z rozmiarem

Tabela 3.3: Liczba działań, ilość przenoszonych danych i intensywność operacyjna dla operacji reprezentujących trzy poziomy BLAS (liczby podwójnej precyzji, 8 bajtów na słowo; N — długość wektorów, M , N , K — wymiary macierzy; dla mnożenia dwóch macierzy wartości podano dla klasycznego algorytmu). Liczba słów danych oznacza minimalny, obowiązkowy ruch, w którym każdy operand przenosi się dokładnie raz

Poziom	Operacja	Działania	Słowa danych	I [FLOP/B]	Ograniczenie
1	iloczyn skalarny	$2N$	$2N + 1$	$\approx 0,125$	pamięciowe
2	macierz–wektor	$2MN$	$MN + N + 2M$	$\approx 0,25$	pamięciowe
3	macierz–macierz	$2MNK$	$MK + KN + 2MN$	rośnie wraz z rozmiarem	obliczeniowe

macierzy, ponieważ każdy element bierze udział w wielu działaniach i po jednokrotnym sprowadzeniu z pamięci może zostać wielokrotnie wykorzystany. Dla dostatecznie dużych rozmiarów mnożenie macierzy jest więc operacją ograniczoną mocą obliczeniową (podrozdział 3.1) [45]. Liczbę działań, ilość przenoszonych danych oraz intensywność operacyjną wszystkich trzech rozważanych operacji zestawiono w tabeli 3.3.

Klasyczny algorytm mnożenia macierzy wykonuje $2MNK$ działań, lecz nie jest pod tym względem optymalny: istnieją algorytmy szybkiego mnożenia, zmniejszające liczbę mnożeń kosztem większej liczby dodawań oraz gorszej stabilności numerycznej. Najbardziej znany z nich (algorytm Strassena) omówiono w następnym podrozdziale.

3.4 Szybkie mnożenie macierzy: algorytm Strassena

Klasyczny algorytm mnożenia dwóch macierzy kwadratowych o boku n ma złożoność sześcienną $O(n^3)$. Złożoność tę długo uznawano za nieprzekraczalną, gdyż każdy z n^2 elementów wyniku jest iloczynem skalarnym dwóch wektorów o długości n . W roku 1969 Volker Strassen podał jednak algorytm wykonujący asymptotycznie mniej działań niż metoda klasyczna [42]. Niniejszy podrozdział przedstawia jego ideę oraz przyczyny, dla których wydajne biblioteki BLAS mimo to opierają się domyślnie na mnożeniu klasycznym.

Punktem wyjścia jest mnożenie dwóch macierzy o wymiarach 2×2 . W ujęciu klasycznym wymaga ono 8 mnożeń i 4 dodawań elementów. Strassen zauważył, że ten sam iloczyn można obliczyć, używając jedynie siedmiu mnożeń, kosztem zwiększenia liczby dodawań i odejmowań [42]. Spostrzeżenie to nabiera znaczenia, gdy potraktować elementy 2×2 nie jako liczby, lecz jako bloki (podmacierze): mnożenie bloków pozostaje mnożeniem macierzy, a dodawanie bloków jest tanie (koszt rzędu n^2), podczas gdy mnożenie jest kosztowne (koszt rzędu n^3). Zamiana jednego mnożenia bloków na kilka dodawań opłaca się więc tym bardziej, im większe są bloki.

Niech mnożone macierze A i B oraz wynik $C = AB$ będą podzielone na cztery bloki o boku $n/2$:

$$A = \begin{bmatrix} A_{11} & A_{12} \\ A_{21} & A_{22} \end{bmatrix}, \quad B = \begin{bmatrix} B_{11} & B_{12} \\ B_{21} & B_{22} \end{bmatrix}, \quad C = \begin{bmatrix} C_{11} & C_{12} \\ C_{21} & C_{22} \end{bmatrix}.$$

Algorytm Strassena oblicza najpierw siedem iloczynów pośrednich $M_1, \dots, M_7$, z których każdy jest pojedynczym mnożeniem bloków:

$$\begin{aligned} M_1 &= (A_{11} + A_{22})(B_{11} + B_{22}), & M_2 &= (A_{21} + A_{22}) B_{11}, \\ M_3 &= A_{11} (B_{12} - B_{22}), & M_4 &= A_{22} (B_{21} - B_{11}), \\ M_5 &= (A_{11} + A_{12}) B_{22}, & M_6 &= (A_{21} - A_{11})(B_{11} + B_{12}), \\ M_7 &= (A_{12} - A_{22})(B_{21} + B_{22}). \end{aligned}$$

Bloki macierzy wynikowej odtwarza się następnie wyłącznie przez dodawanie i odejmowanie iloczynów pośrednich [42]:

$$\begin{aligned} C_{11} &= M_1 + M_4 - M_5 + M_7, & C_{12} &= M_3 + M_5, \\ C_{21} &= M_2 + M_4, & C_{22} &= M_1 - M_2 + M_3 + M_6. \end{aligned}$$

Łącznie schemat ten wykorzystuje siedem mnożeń bloków oraz osiemnaście dodawań i odejmowań bloków — wobec ośmiu mnożeń i czterech dodawań w metodzie klasycznej.

Sama redukcja jednego mnożenia w pojedynczym kroku nie dawałaby zysku — przeciwnie, dodatkowe dodawania zwiększyłyby koszt. Istota algorytmu tkwi w jego rekurencyjnym zastosowaniu: każde z siedmiu mnożeń bloków $(n/2) \times (n/2)$ wykonuje się tym samym schematem Strassena, dzieląc bloki na jeszcze mniejsze, i tak dalej [42]. Liczba mnożeń skalarnych spełnia wówczas zależność rekurencyjną $T(n) = 7T(n/2)$, której rozwiązaniem jest $T(n) = \Theta(n^{\log_2 7})$. Dodawania bloków wnoszą na każdym poziomie rekursji koszt rzędu $\Theta(n^2)$, więc pełna liczba działań spełnia rekurencję $T(n) = 7T(n/2) + \Theta(n^2)$, której rozwiązaniem — na mocy twierdzenia o rekurencji uniwersalnej — również jest $\Theta(n^{\log_2 7})$, gdyż dominuje w niej człon rekurencyjny. Ponieważ $\log_2 7 \approx 2,807$, algorytm Strassena ma złożoność $O(n^{2,807})$, niższą niż $O(n^3)$ metody klasycznej [27, 42].

W praktyce rekurencji nie prowadzi się aż do bloków pojedynczych elementów. Poniżej pewnego rozmiaru bloku, zwanego progiem odcięcia (ang. *crossover*), zaprzestaje się podziału i mnoży bloki klasycznym, lecz zoptymalizowanym jądrem [27]. Dla małych macierzy narzut osiemnastu dodawań bloków oraz tworzenia macierzy pośrednich przeważa nad oszczędnością wynikającą z jednego mniej mnożenia, więc próg opłacalności względem dobrego jądra klasycznego sięga rozmiarów rzędu co najmniej stu wierszy i kolumn, a wobec najlepiej zoptymalizowanych jąder bibliotecznych — typowo kilkuset [27]. Co więcej, to właśnie klasyczne mnożenie małych bloków — a

nie rekurencja Strassena — pozwala w pełni wykorzystać pamięć podręczną i rejestry, stosując blokowanie oraz pakowanie opisane w podrozdziale 2.4. Sam rekurencyjny podział macierzy na coraz mniejsze bloki ma przy tym charakter zbliżony do strategii cache-oblivious (podrozdział 2.8): zmniejszając podproblem, wcześniej czy później sprowadza go do rozmiaru mieszczącego się w pamięci szybkiej, niezależnie od jej konkretnej pojemności [19].

Schemat Strassena doczekał się wariantu o mniejszej liczbie dodawań, opracowanego przez Winograda i nazywanego algorytmem Strassena–Winograda. Zachowuje on siedem mnożeń bloków, lecz dzięki ponownemu wykorzystaniu wspólnych sum pośrednich ogranicza liczbę dodawań i odejmowań bloków z osiemnastu do piętnastu, co zmniejsza narzut dla danego rozmiaru bloku [27]. Asymptotyczna złożoność pozostaje przy tym taka sama, $O(n^{\log_2 7})$.

Algorytm Strassena nie jest kresem teoretycznych możliwości. Najmniejszy wykładnik ω , przy którym istnieje algorytm mnożenia macierzy o złożoności $O(n^\omega)$, jest przedmiotem trwających badań: w roku 1990 Coppersmith i Winograd obniżyli go do $\omega \approx 2,376$ [9]. Kolejne udoskonalenia tej metody obniżały ograniczenie dalej — do $\omega < 2,3729$ (Alman i Williams, 2021) [5], a w najnowszych pracach do $\omega < 2,3716$ (Williams, Xu, Xu i Zhou, 2024) [46] oraz $\omega < 2,3714$ (Alman i in., 2025) [4]. Algorytmy osiągające te wykładniki mają jednak wyłącznie znaczenie teoretyczne — są to tak zwane algorytmy galaktyczne (ang. *galactic algorithms*, termin wprowadzili R. J. Lipton i K. W. Regan): ukryte w notacji asymptotycznej stałe są tak ogromne, że przewaga nad metodami klasycznymi ujawniłaby się dopiero dla macierzy o rozmiarach przekraczających jakiegokolwiek praktyczne zastosowania [5].

Mimo asymptotycznej przewagi szybkie mnożenie macierzy wiąże się z kompromisami, które ograniczają jego zastosowanie w bibliotekach BLAS. Po pierwsze, jest ono gorsze numerycznie od mnożenia klasycznego: oszacowania błędu zaokrągleń są dla niego słabsze i mają charakter normowy, a nie składnikowy, a dokładność pogarsza się wraz z głębokością rekurencji [27]. Dla wielu zastosowań pozostaje ono jednak dostatecznie dokładne [27]. Po drugie, schemat Strassena potrzebuje dodatkowej pamięci roboczej na iloczyny pośrednie $M_1, \dots, M_7$ oraz sumy bloków, a jej objętość rośnie wraz z rozmiarem macierzy; klasycznemu mnożeniu blokowanemu wystarczają natomiast niewielkie bufora pakowania o stałym rozmiarze. Po trzecie, przewaga ujawnia się dopiero dla dużych macierzy, powyżej progu odcięcia. Z tych powodów wydajne implementacje BLAS — w tym omawiane w podrozdziale 3.2 — realizują mnożenie macierzy domyślnie metodą klasyczną, opartą na blokowaniu i pakowaniu (podrozdział 2.4), traktując algorytm Strassena co najwyżej jako technikę uzupełniającą dla bardzo dużych macierzy [24, 27].

Rozdział 4

Operacja splotu i metody jej obliczania

Splot (ang. *convolution*) jest operacją dwuargumentową, która parze funkcji przyporządkowuje funkcję trzecią, powstałą przez scałkowanie (w przypadku dyskretnym — zsumowanie) iloczynu jednej z nich z drugą, odbitą i przesuwaną względem niej [40]. W zastosowaniach numerycznych pracuje się z postacią dyskretną tej operacji, w której argumenty są ciągami wartości spróbkowanych w równych odstępach [40]. Dla dwóch ciągów jednowymiarowych x oraz w , określonych dla całkowitych indeksów, splot dyskretny definiuje się jako

$$(x * w)[t] = \sum_{a=-\infty}^{\infty} x[a] w[t - a],$$

a więc jako sumę iloczynów wartości pierwszego ciągu i przesuniętych, odbitych wartości drugiego [40]. Pierwszy argument x przyjęto nazywać wejściem (ang. *input*), drugi w jądrem (ang. *kernel*), a wynik operacji wyjściem. W praktyce jądro ma skończony, niewielki nośnik, więc nieskończone sumowanie sprowadza się do sumy po kilku składnikach.

Operację rozszerza się na dwa wymiary, gdy wejściem jest obraz I , a jądrem dwuwymiarowa tablica K . Splot dwuwymiarowy przyjmuje wówczas postać [23]

$$S[i, j] = (I * K)[i, j] = \sum_m \sum_n I[m, n] K[i - m, j - n].$$

Splot jest operacją przemianną, więc równoważnie można zapisać $S[i, j] = \sum_m \sum_n I[i - m, j - n] K[m, n]$, zamieniając role obu argumentów [40]. Przemienność jest następstwem odbicia jądra: w sumie definicyjnej indeksy jądra i wejścia występują z przeciwnymi znakami, więc jądro jest przeglądane w kolejności odwrotnej do wejścia.

Z operacją splotu blisko spokrewniona jest korelacja krzyżowa (ang. *cross-*

correlation), różniąc się od niego jedynie pominięciem odbicia jądra [40]:

$$S[i, j] = \sum_m \sum_n I[i + m, j + n] K[m, n].$$

Obie operacje różnią się zatem wyłącznie znakiem przy indeksach jądra, a dla jąder symetrycznych względem środka (przechodzących na siebie po obrocie o 180°) dają identyczny wynik. To podobieństwo bywa źródłem nieporozumień terminologicznych: w uczeniu maszynowym mianem „splotu” określa się zazwyczaj korelację krzyżową, ponieważ przy wagach jądra dobieranych w procesie uczenia jego odbicie nie wpływa na wynik [23]. W niniejszej pracy przyjęto natomiast definicję ścisłą: implementowane jądra obliczają spłot właściwy, z jądrem odbitym w obu wymiarach przestrzennych.

Przy danych wielokanałowych takich jak obrazy złożone z wielu składowych splot przyjmuje postać wielokanałową. Wejściem jest wówczas tensor o C_{in} kanałach i wymiarach przestrzennych $H \times W$, a zbiorem jąder — tensor czterowymiarowy o wymiarach $C_{\text{out}} \times C_{\text{in}} \times K_H \times K_W$, opisujący C_{out} filtrów, z których każdy ma C_{in} kanałów i okno przestrzenne $K_H \times K_W$ [44]. Wynikiem jest tensor o C_{out} kanałach i wymiarach $O_H \times O_W$, którego pojedynczy element powstaje przez zsumowanie dwuwymiarowych splotów odpowiadających sobie kanałów wejścia i filtra [44]:

$$Y[o, i, j] = \sum_{c=0}^{C_{\text{in}}-1} \sum_{k_h=0}^{K_H-1} \sum_{k_w=0}^{K_W-1} X[c, i + k_h, j + k_w] \mathcal{W}[o, c, K_H - 1 - k_h, K_W - 1 - k_w],$$


gdzie $o = 0, 1, \dots, C_{\text{out}} - 1$ numeruje kanały wyjścia, a odbicie jądra wyraża się odwróconymi indeksami wag $K_H - 1 - k_h$ oraz $K_W - 1 - k_w$. Każdy z C_{out} kanałów wyjścia jest zatem sumą C_{in} dwuwymiarowych splotów, po jednym na każdy kanał wejścia.

Rozmiar wyniku zależy od dwóch parametrów operacji: kroku, czyli odstępu między kolejnymi położeniami okna jądra na wejściu, oraz wypełnienia (ang. *padding*) — obramowania wejścia wartościami zerowymi, pozwalającego stosować jądro również przy jego brzegach [23]. Ogólnie, przy wypełnieniu P oraz kroku S rozmiar wyniku w danym wymiarze wynosi $O = \lfloor (H + 2P - K)/S \rfloor + 1$ [23]. W pracy rozważa się przypadek splotu bez wypełnienia (ang. *valid convolution*), z krokiem jednostkowym ($P = 0$, $S = 1$), w którym okno jądra umieszcza się wyłącznie w położeniach mieszczących się w całości wewnątrz wejścia [44]. Wymiary wyniku wynoszą wtedy

$$O_H = H - K_H + 1, \quad O_W = W - K_W + 1,$$

a okno przesuwa się o jedną pozycję w każdym kroku (rysunek 4.1).

Splot ma szerokie zastosowania. W cyfrowym przetwarzaniu sygnałów i obrazów stanowi podstawowe narzędzie filtracji: odpowiedź układu liniowego niezmienniczego w czasie na dowolny sygnał wejściowy jest splotem tego sygnału z odpowiedzią impulsową układu, dzięki czemu spłot z odpowiednio dobranym jądrem realizuje wygładzanie,



Rysunek 4.1: Splot jako przesuwanie okna jądra po wejściu (jeden kanał), pokazane dla dwóch kolejnych położeń. W każdym kroku jądro (wyróżnione) nakłada się na fragment wejścia o rozmiarze $K_H \times K_W$ (wyróżniony), a iloczyny nakrytych wartości wejścia i wag jądra sumuje się do jednego elementu wyjścia: okno w lewym górnym rogu daje $Y[0,0]$ (położenie 1), a po przesunięciu o jedną pozycję — $Y[0,1]$ (położenie 2). Przy braku wypełnienia wynik ma wymiary $O_H \times O_W = (H - K_H + 1) \times (W - K_W + 1)$.

wyostrzanie czy wykrywanie krawędzi [40]. W postaci wielokanałowej, opisanej powyżej, splot bywa zarazem operacją kosztowną obliczeniowo i wielokrotnie powtarzaną na dużych zbiorach danych, co czyni jego wydajną realizację zagadnieniem o praktycznym znaczeniu [44]. Charakter obliczeniowy tej operacji omówiono w następnym podrozdziale.

4.1 Splot jako operacja obliczeniowa: koszt i intensywność

Aby ocenić, na czym opiera się wydajna realizacja splotu, należy podobnie jak uczyniono to dla poszczególnych operacji BLAS w podrozdziale 3.3 wyznaczyć dwie wielkości: liczbę wykonywanych działań zmiennoprzecinkowych oraz ilość danych, jaką trzeba w tym celu przenieść między procesorem a pamięcią. Rozważa się tu splot wielokanałowy bez wypełnienia, z krokiem jednostkowym, w notacji wprowadzonej na początku tego rozdziału: wejście X o C_{in} kanałach i wymiarach $H \times W$, zbiór filtrów $\mathcal{W}$ o wymiarach $C_{\text{out}} \times C_{\text{in}} \times K_H \times K_W$ oraz wynik Y o C_{out} kanałach i wymiarach $O_H \times O_W$, gdzie $O_H = H - K_H + 1$ oraz $O_W = W - K_W + 1$. Inaczej niż w rozdziale poświęconym BLAS, gdzie przyjmowano liczby podwójnej precyzji, w rozważanej operacji splotu posłużono się liczbami pojedynczej precyzji (typ `float`), w których pojedynczy element zajmuje 4 bajty — pojedyncza precyzja jest podstawowym i powszechnie stosowanym

formatem danych w tej operacji.

Wynik splotu liczy $C_{\text{out}} \cdot O_H \cdot O_W$ elementów. Pojedynczy element $Y[o, i, j]$ powstaje przez zsumowanie iloczynów po wszystkich kanałach wejścia i obu wymiarach okna jądra:

$$Y[o, i, j] = \sum_{c=0}^{C_{\text{in}}-1} \sum_{k_h=0}^{K_H-1} \sum_{k_w=0}^{K_W-1} X[c, i + k_h, j + k_w] \mathcal{W}[o, c, k_h, k_w],$$

a więc wymaga $C_{\text{in}} \cdot K_H \cdot K_W$ mnożeń oraz tyle samo dodawań (akumulacji), czyli $2 C_{\text{in}} \cdot K_H \cdot K_W$ działań zmiennoprzecinkowych. Każdy element wyniku jest więc iloczynem skalarnym dwóch wektorów o długości $C_{\text{in}} \cdot K_H \cdot K_W$. Mnożąc tę wartość przez liczbę elementów wyniku, otrzymuje się całkowitą liczbę działań

$$f = 2 C_{\text{out}} \cdot O_H \cdot O_W \cdot C_{\text{in}} \cdot K_H \cdot K_W,$$

gdzie czynnik 2 obejmuje mnożenie i dodawanie składające się na jedno działanie mnożenia z akumulacją, realizowane na procesorze docelowym pojedynczą instrukcją FMA [20, 44].

Operacja odczytuje bądź zapisuje dane w trzech tablicach: w tablicy wejściowej o $C_{\text{in}} \cdot H \cdot W$ elementach, zbiorze filtrów o $C_{\text{out}} \cdot C_{\text{in}} \cdot K_H \cdot K_W$ elementach oraz tablicy wynikowej o $C_{\text{out}} \cdot O_H \cdot O_W$ elementach. Przy pojedynczej precyzji łączna objętość danych, które wystarczy raz przenieść między pamięcią a procesorem (wejście i filtry odczytać, wynik zapisać), wynosi

$$m = 4 \left(C_{\text{in}} \cdot H \cdot W + C_{\text{out}} \cdot C_{\text{in}} \cdot K_H \cdot K_W + C_{\text{out}} \cdot O_H \cdot O_W \right) \text{ bajtów.}$$

Zestawienie obu wielkości uwidacznia istotę splotu: liczba działań f jest iloczynem sześciu wymiarów operacji, podczas gdy objętość danych m rośnie jedynie razem z sumą znacznie mniejszych iloczynów. Wynika stąd wysoki stopień wielokrotnego wykorzystania (reuzycia) raz sprowadzonych danych [24]. Każdy element wejścia bierze udział w obliczeniu wielu elementów wyniku: we wszystkich położeniach okna jądra, które go nakrywają, oraz dla każdego z C_{out} kanałów wyjścia. Każda waga filtra jest z kolei używana we wszystkich $O_H \cdot O_W$ położeniach okna na wejściu. Po jednokrotnym sprowadzeniu z pamięci dana może więc zostać wykorzystana wielokrotnie w jednostkach arytmetycznych, co (przy odpowiedniej organizacji obliczeń utrzymującej te dane w rejestrach i pamięci podręcznej) przekłada się na wysoką intensywność operacyjną [20, 45]. Dla przykładowego splotu o $C_{\text{in}} = C_{\text{out}} = 64$ kanałach, wejściu o wymiarach $H \times W = 56 \times 56$ i jądrze $K_H \times K_W = 3 \times 3$ (a więc $O_H = O_W = 54$) daje to $f \approx 2,1 \cdot 10^8$ działań przy $m \approx 1,7$ MB danych, czyli intensywność $I \approx 127$ FLOP/bajt — o około dwa rzędy wielkości powyżej punktu grzbietowego pojedynczego rdzenia Zen 3 (dla porównania, dla operacji BLAS poziomu pierwszego i drugiego wynosiła ona odpowiednio 0,125 i 0,25 FLOP/bajt, podrozdział 3.3).

Splot jest operacją ograniczoną mocą obliczeniową (ang. *compute-bound*): dla typowych rozmiarów splotu (w szczególności dla okien 3×3 przy wielu kanałach) jego intensywność operacyjna jest na tyle wysoka, że leży na prawo od punktu grzbietowego modelu roofline (rysunek 1.2), w obszarze, w którym wiążącym ograniczeniem jest szczytowa moc obliczeniowa procesora, a nie przepustowość pamięci [20].

4.2 Układy danych: NCHW, NHWC i NCHWc

Wykazane w poprzednim podrozdziale wielokrotne wykorzystanie danych ujawnia się tylko wtedy, gdy obliczenia odwołują się do pamięci w sposób sprzyjający lokalności i wektoryzacji. O tym zaś rozstrzyga nie sam algorytm, lecz układ danych (ang. *data layout*), czyli sposób odwzorowania czterowymiarowego tensora danych na jednowymiarową przestrzeń adresową pamięci (podrozdział 2.3). Ponieważ pamięć jest liniowa, jeden z czterech wymiarów — N (liczność wsadu, ang. *batch*; w niniejszej pracy równa jeden), C (kanały), H oraz W (wymiar przestrzenne) — musi zostać umieszczony najgłębiej, jako wymiar ciągły; to, który z nich, przesądza o tym, które elementy tensora sąsiadują w pamięci, a tym samym o lokalności przestrzennej i o podatności obliczeń na wektoryzację [38]. W praktyce stosuje się trzy układy: NCHW, NHWC oraz NCHWc.

W układzie NCHW kanały leżą na zewnątrz, a wymiary przestrzenne najgłębiej, w kolejności N, C, H, W . Element (n, c, h, w) tensora trafia wówczas pod indeks $((n \cdot C + c) \cdot H + h) \cdot W + w$, skąd sąsiadami w pamięci są elementy różniące się indeksem W , czyli punkty tego samego kanału leżące obok siebie w jednym jego wierszu [38]. Jest to klasyczny układ „kanały na zewnątrz” (ang. *channels-first*); przyjęto go również w niniejszej pracy, gdzie wejście przechowuje się jako tablicę o wymiarach $C_{\text{in}} \times H \times W$.

W układzie NHWC najgłębszym, ciągłym wymiarem są kanały, a kolejność wynosi N, H, W, C ; element (n, c, h, w) trafia pod indeks $((n \cdot H + h) \cdot W + w) \cdot C + c$ [38]. Sąsiadami w pamięci są tu wartości różnych kanałów tego samego punktu przestrzennego, dlatego układ ten sprzyja operacjom redukującym po kanałach: wszystkie składniki sumy po C_{in} ze wzoru splotu leżą obok siebie, gotowe do wczytania kolejnymi ciągłymi odczytami wektorowymi (pojedynczy odczyt obejmuje osiem wartości `float` przy AVX2, więc dla $C_{\text{in}} > 8$ potrzeba ich kilku).

Układ NCHWc (kanały blokowane, ang. *blocked layout*) godzi zalety obu poprzednich. Wymiar kanałów dzieli się na bloki o stałym rozmiarze c , a tensor porządkuje w kolejności $N, C/c, H, W, c$, w której najgłębszym, ciągłym wymiarem jest blok c kolejnych kanałów [20, 38]. Rozmiar bloku dobiera się równy szerokości rejestru wektorowego, dzięki czemu najgłębszy wymiar odwzorowuje się wprost na jeden rejestr SIMD, a jedna instrukcja wektorowa przetwarza naraz cały blok kanałów; w pracy

Georganasa i in. blok ten nazwano czynnikiem VLEN, zależnym od szerokości rejestru wektorowego docelowego procesora [20]. Jednocześnie zewnętrzne wymiary przestrzenne H i W pozostają na tyle blisko siebie, że zachowana zostaje lokalność przestrzenna przy przesuwaniu okna jądra. Łącząc w ten sposób lokalność przestrzenną z naturalną wektoryzacją po kanałach, NCHWc stał się układem stosowanym w wydajnych implementacjach splotu na procesorach ogólnego przeznaczenia [20, 38].

Wybór układu danych jest zatem jedną z decyzji projektowych wpływających na to, w jakim stopniu obliczenie splotu wykorzystuje techniki lokalności i wektoryzację, a tym samym — jak blisko szczytowej mocy obliczeniowej zdoła się ono zbliżyć.

4.3 Metody obliczania splotu

Operację splotu można obliczyć na kilka różnych sposobów, różniących się organizacją obliczeń, a zatem także wzorcem dostępu do pamięci, stopniem ponownego używania danych i podatnością na wektoryzację. Poniżej omówiono trzy podejścia: spłot bezpośredni, sprowadzenie splotu do mnożenia macierzy metodą im2col oraz obliczenie splotu w dziedzinie częstotliwości za pomocą szybkiej transformaty Fouriera. Pierwsze dwa stanowią praktyczną podstawę wydajnych implementacji na procesorach ogólnego przeznaczenia; trzecie omówiono pokrótce, jako kontekst metod.

4.3.1 Splot bezpośredni

Splot bezpośredni (ang. *direct convolution*) oblicza wynik wprost z definicji, bez przekształcania danych do innej postaci. Sześć sum i indeksów występujących we wzorze splotu wielokanałowego odwzorowuje się bezpośrednio na sześć zagnieżdżonych pętli (po kanałach wyjścia C_{out} , obu wymiarach przestrzennych wyniku O_H i O_W , kanałach wejścia C_{in} oraz obu wymiarach okna jądra K_H i K_W), wewnątrz których wykonuje się pojedyncze mnożenie z akumulacją, a wymagane przez definicję odbicie jądra sprowadza się do odwróconego indeksowania wag (listing 4.1) [20]. Tak zorganizowane obliczenie jest najprostsze koncepcyjnie i nie wymaga żadnej pamięci pomocniczej poza tablicą wyniku.

Wysoki potencjał reużycia danych, jest w splocie bezpośrednim obecny niejawnie, lecz jego praktyczne wykorzystanie zależy w całości od kolejności pętli. Sześć indeksów można bowiem zagnieżdżyć na wiele sposobów, dających ten sam wynik, lecz odwołujących się do pamięci w różnym porządku.

Listing 4.1: Splot bezpośredni: sześć zagnieżdżonych pętli odwzorowujących wprost wzór splotu wielokanałowego (układ NCHW, splot bez wypełnienia, krok jednostkowy)

```

1  for (int o = 0; o < Cout; o++)           /* kanal wyjscia */
2      for (int i = 0; i < OH; i++)         /* wiersz wyniku */
3          for (int j = 0; j < OW; j++) {    /* kolumna wyniku */
4              float acc = 0.0f;
5              for (int c = 0; c < Cin; c++) /* kanal wejscia */
6                  for (int kh = 0; kh < KH; kh++) /* wiersz jadra */
7                      for (int kw = 0; kw < KW; kw++) /* kolumna jadra */
8                          acc += X[c][i + kh][j + kw] * Wk[o][c][KH-1-kh][KW-1-kw];
9              Y[o][i][j] = acc;
10         }


```

4.3.2 Sprowadzenie do mnożenia macierzy: im2col i GEMM

Drugie podejście wykorzystuje pokrewieństwo splotu z mnożeniem macierzy: zamiast obliczać splot wprost, przekształca się dane wejściowe tak, by operacja stała się jednym mnożeniem dwóch macierzy. Metodę tę (rozwiniecie splotu do mnożenia macierzy) wprowadzili Chellapilla, Puri i Simard, a jej kluczowym etapem jest przekształcenie nazywane *im2col* (ang. *image to column*) [7, 44]. Sama nazwa pochodzi od funkcji o tej nazwie w środowisku MATLAB.

Przekształcenie *im2col* tworzy z wejścia macierz rozwiniętą (ang. *unrolled matrix*). Dla każdego z $O_H \cdot O_W$ położeń okna jądra na wejściu wybiera się obejmowany przez nie fragment ($C_{in} \cdot K_H \cdot K_W$ wartości wejścia) i rozwija się go w jedną kolumnę nowej macierzy. Powstaje w ten sposób macierz o wymiarach $(C_{in} \cdot K_H \cdot K_W) \times (O_H \cdot O_W)$, w której każda kolumna odpowiada jednemu położeniu okna, a każdy wiersz — jednemu z elementów okna. Zbiór filtrów układu się analogicznie w drugą macierz: każdy z C_{out} filtrów, liczący $C_{in} \cdot K_H \cdot K_W$ wag, rozwija się w jeden wiersz, co daje macierz filtrów o wymiarach $C_{out} \times (C_{in} \cdot K_H \cdot K_W)$ [7, 44]. Iloczyn tych dwóch macierzy (macierzy filtrów przez macierz rozwiniętą) jest macierzą o wymiarach $C_{out} \times (O_H \cdot O_W)$, której wiersze, po odpowiednim przekształceniu kształtu, są poszukiwanymi C_{out} kanałami wyniku (rysunek 4.2). Splot wielokanałowy sprowadza się więc do pojedynczego mnożenia macierzy.

Sprowadzenie do GEMM ma jednak istotny koszt: narzut pamięci. Sąsiednie położenia okna jądra zachodzą na siebie, więc ten sam element wejścia trafia do macierzy rozwiniętej tylekroć, w ilu oknach występuje: przy oknie $K_H \times K_W$ jest powielany nawet $K_H \cdot K_W$ razy. Macierz rozwinięta zajmuje zatem wielokrotnie więcej pamięci niż samo wejście, a jej zbudowanie wymaga dodatkowego ruchu danych [7, 44]. Zwielokrotnienie zajętości pamięci osłabia lokalność danych i może obciążać przepustowość pamięci oraz



Rysunek 4.2: Sprowadzenie splotu do mnożenia macierzy metodą im2col. Każde z $O_H \cdot O_W$ położów okna jądra (obejmujące $C_{\text{in}} \cdot K_H \cdot K_W$ wartości wejścia) rozwija się w jedną kolumnę macierzy rozwiniętej, a każdy z C_{out} filtrów — w jeden wiersz macierzy filtrów. Iloczyn obu macierzy (GEMM) daje wynik, którego wiersze są kanałami wyjścia. Ten sam element wejścia trafia do wielu kolumn, co stanowi narzut pamięci metody.

pojemność pamięci podręcznej, co w pewnych warunkach ogranicza efektywność metody; opracowano dlatego warianty zmniejszające ten narzut, między innymi oparte na GEMM, lecz niewymagające powielania danych wejścia [44]. Mimo to im2col połączone z GEMM pozostaje powszechnie stosowanym sposobem realizacji splotu [44].

4.3.3 Splot przez szybką transformatę Fouriera

Trzecie podejście korzysta z twierdzenia o splocie (ang. *convolution theorem*), gdzie splot w dziedzinie przestrzennej odpowiada punktowemu mnożeniu w dziedzinie częstotliwości [40]. Splot można zatem obliczyć bez bezpośredniego sumowania iloczynów: wyznacza się dyskretną transformatę Fouriera wejścia oraz (odpowiednio dopełnionego do tego samego rozmiaru) jądra, mnoży się obie transformaty punktowo, po czym stosuje się transformatę odwrotną, otrzymując wynik splotu [40]. Ściśle rzecz biorąc, iloczyn punktowy dwóch dyskretnych transformat odpowiada splotowi kołowemu (cyklicznemu), a nie liniowemu; aby otrzymać splot liniowy, oba sygnały dopełnia się zerami do długości co najmniej $H + K_H - 1$ w każdym wymiarze, albo (przy splocie bez wypełnienia) wycina się z wyniku kołowego fragment wolny od zawinięcia [40]. Wszystkie transformaty realizuje się szybką transformatą Fouriera (ang. *fast Fourier transform*, FFT), co obniża koszt obliczenia w stosunku do bezpośredniego sumowania. Zastosowanie tej metody do przyspieszenia splotu zaproponowali Mathieu, Henaff i LeCun [35].

Oplacalność tej metody zależy jednak od rozmiaru jądra. Przewaga FFT ma charakter asymptotyczny i ujawnia się dla dużych jąder, w których bezpośrednie sumowanie jest kosztowne; dla małych jąder (w szczególności dla okien 3×3) szybkość samych transformat oraz konieczność dopełnienia jądra do rozmiaru wejścia sprawiają, że me-

toda przestaje być korzystna i ustępuje podejściom bezpośrednim oraz algorytmom minimalnego filtrowania [32]. Z tego powodu splotu przez FFT nie zaimplementowano w niniejszej pracy, w której rozważane jądra są małe; przedstawiono go tu jedynie jako kontekst, dopełniający przegląd metod obliczania splotu.

4.4 Szybki splot: algorytm Winograda

Ostatnie z omawianych podejść jest dla splotu tym, czym algorytm Strassena (podrozdział 3.4) dla mnożenia macierzy: zmniejsza liczbę mnożeń kosztem większej liczby tanich dodawań oraz gorszej dokładności numerycznej. Analogia dotyczy jednak samego mechanizmu (wymiany mnożeń na dodawania), a nie klasy złożoności: algorytm Strassena obniża wykładnik, podczas gdy algorytm Winograda daje dla splotu zysk stałoczynnikowy (dla okna 3×3 — 2,25-krotny, co wykazano w dalszej części podrozdziału). Opiera się ono na algorytmach minimalnego filtrowania (ang. *minimal filtering algorithms*), których teorię podał Winograd, a do obliczania splotu zastosowali Lavin i Gray [32, 47]. Ten podrozdział przedstawia ich pomysł dla najczęściej stosowanego przypadku (okna 3×3) oraz przyczyny, dla których, podobnie jak algorytm Strassena, pozostaje on techniką o ograniczonym zakresie stosowania.

Punktem wyjścia jest zadanie minimalnego filtrowania, oznaczane $F(m, r)$: obliczenie m wartości wyjścia filtrem o r współczynnikach. Obliczone wprost, wymaga ono $m \cdot r$ mnożeń. Filtrowanie $F(2, 3)$ (dwie wartości wyjścia filtrem trójelementowym) wymaga zatem $2 \cdot 3 = 6$ mnożeń. Winograd wykazał, że ten sam wynik można uzyskać, używając jedynie czterech mnożeń, kosztem dodatkowych dodawań. Liczba ta jest minimalna: dla zadania $F(m, r)$ wynosi $m + r - 1$, co dla $F(2, 3)$ daje $2 + 3 - 1 = 4$ [32, 47].

Algorytm jednowymiarowy $F(m, r)$ można zapisać w postaci macierzowej i zagnieździć z samym sobą, otrzymując algorytm dwuwymiarowy dla okna $r \times r$ [32]. Dla najpowszechniejszego okna 3×3 stosuje się zagnieźdzenie $F(2 \times 2, 3 \times 3)$, obliczające naraz kafelek 2×2 wyjścia. Niech g oznacza filtr 3×3 , a d — kafelek wejścia o wymiarach $(m + r - 1) \times (m + r - 1) = 4 \times 4$. Wynik Y (kafelek 2×2) wyraża się wzorem

$$Y = A^T \left[(G g G^T) \odot (B^T d B) \right] A,$$

gdzie $\odot$ oznacza mnożenie punktowe (Hadamarda), a macierze G , B^T i A^T to odpowiednio transformaty filtra, danych i wyniku [32]. Dla $F(2 \times 2, 3 \times 3)$ mają one

postać [32]:

$$B^T = \begin{bmatrix} 1 & 0 & -1 & 0 \\ 0 & 1 & 1 & 0 \\ 0 & -1 & 1 & 0 \\ 0 & 1 & 0 & -1 \end{bmatrix}, \quad G = \begin{bmatrix} 1 & 0 & 0 \\ \frac{1}{2} & \frac{1}{2} & \frac{1}{2} \\ \frac{1}{2} & -\frac{1}{2} & \frac{1}{2} \\ 0 & 0 & 1 \end{bmatrix}, \quad A^T = \begin{bmatrix} 1 & 1 & 1 & 0 \\ 0 & 1 & -1 & -1 \end{bmatrix}.$$

Obliczenie przebiega w trzech etapach. Najpierw wyznacza się transformatę filtra $U = GgG^T$ oraz transformatę danych $V = B^TdB$ — obie są macierzami 4×4 , a powstają wyłącznie przez dodawania i mnożenia przez stałe. Następnie oblicza się ich iloczyn punktowy $M = U \odot V$, czyli 16 niezależnych mnożeń odpowiadających sobie elementów. Na koniec transformata wyniku $Y = A^TMA$ daje poszukiwany kafelek 2×2 [32]. Przekształcenia te, w postaci podanej przez Lavina i Graya, realizują filtrowanie bez odbicia jądra, czyli wariant korelacji krzyżowej [32]; splot właściwy uzyskuje się, odbijając filtr g w obu wymiarach przed transformatą GgG^T , co nie zmienia liczby działań ani postaci pozostałych przekształceń.

Środkowy etap (iloczyn punktowy $M = U \odot V$) wykorzystuje 16 mnożeń na kafelek 4×4 . Obliczenie tego samego kafelka 2×2 wyjścia splotem bezpośrednim wymagałoby $2 \cdot 2 \cdot 3 \cdot 3 = 36$ mnożeń. Algorytm Winograda redukuje więc liczbę mnożeń w stosunku $36/16 = 2,25$ [32].

Pełny splot wielokanałowy wymaga, dla każdego z C_{out} filtrów, zsumowania wyników po wszystkich C_{in} kanałach wejścia. Lavin i Gray wykazali, że tę redukcję można przenieść do dziedziny pośredniej: po przekształceniu wszystkich kafelków wejścia i filtrów, dla każdej z 16 pozycji przekształconego kafelka obliczenie sprowadza się do zwykłego mnożenia macierzy przekształconych filtrów przez macierz przekształconych kafelków wejścia, w którym sumowanie po kanałach staje się wspólnym wymiarem iloczynu [32]. Najkosztowniejszy, środkowy etap algorytmu jest więc pakietem 16 niezależnych operacji GEMM, poprzedzonych transformatami wejścia i filtrów oraz zakończonych transformatą wyniku. Podobnie jak metoda im2col, algorytm Winograda wiąże w ten sposób splot z mnożeniem macierzy i pozwala wykorzystać tę samą zoptymalizowaną procedurę GEMM z biblioteki BLAS, a wraz z nią blokowanie, pakowanie i wektoryzację dopasowane do pamięci podręcznej [32]. Przeniesienie redukcji do dziedziny pośredniej amortyzuje przy tym koszt transformat: kosztowną transformatę odwrotną wykonuje się raz, na zsumowanym po kanałach wyniku, a nie osobno dla każdego kanału [32].

Mimo redukcji liczby mnożeń algorytm Winograda wiąże się z kompromisami, które ograniczają zakres jego stosowania. Po pierwsze, jest gorszy numerycznie: elementy macierzy przekształceń rosną co do wartości bezwzględnej wraz z rozmiarem kafelka, co obniża dokładność obliczeń, tym bardziej im większy jest kafelek wyjścia [32]. Po

drugie, liczba dodawań i mnożeń przez stałe wnoszonych przez transformaty rośnie kwadratowo z rozmiarem kafelka, więc dla dużych kafelków narzut transformat przeważa nad oszczędnością na mnożeniach [32]. Z obu powodów opłacalne są jedynie małe kafelki, a algorytm stosuje się przede wszystkim do małych jąder: w praktyce do okien 3×3 [32]. Po trzecie, podobnie jak `im2col`, metoda wymaga dodatkowej pamięci na przechowanie przekształconych kafelków wejścia i filtrów. Dla małych jąder algorytm Winograda jest natomiast korzystniejszy niż splot przez szybką transformatę Fouriera, której przewaga ujawnia się dopiero dla jąder dużych [32].

Rozdział 5

Implementacja operacji obliczeniowych i metodyka badań

Niniejszy rozdział przenosi zagadnienia opisane w poprzednich rozdziałach na grunt praktyki. Opisano w nim autorskie implementacje czterech operacji obliczeniowych — iloczynu skalarnego, mnożenia macierzy przez wektor (GEMV), mnożenia dwóch macierzy (GEMM) oraz splotu dwuwymiarowego — przedstawione w porządku narastającej optymalizacji, od wersji najprostszych po najsilniej dostrojone pod mikroarchitekturę docelową. Przedstawiono tu również środowisko testowe oraz metodykę pomiarów, na podstawie których implementacje te zostały zmierzone; same wyniki pomiarów wraz z ich analizą zebrano w kolejnym rozdziale.

5.1 Środowisko testowe


Wszystkie implementacje opracowano i zmierzono na pojedynczej maszynie, której konfigurację sprzętową i programową zestawiono w tabeli 5.1. Procesorem docelowym jest AMD Ryzen 5 5600, oparty na mikroarchitekturze Zen 3 (rodzina 19h), wyposażony w sześć rdzeni fizycznych i dwanaście wątków logicznych [15]. Wszystkie rdzenie należą do jednego kompleksu rdzeni (ang. *core complex*, CCX) ze współdzieloną pamięcią podręczną L3. Częstotliwość taktowania wynosi 3,5 GHz w trybie bazowym i wzrasta automatycznie do 4,4 GHz w trybie przyspieszonym (ang. *boost*), zależnie od obciążenia i warunków termicznych. Parametry pamięci podręcznej (pojemności, drożność oraz opóźnienia poszczególnych poziomów) omówiono szczegółowo w rozdziale 1 i zestawiono dla wygody w tabeli 5.1. Pamięć operacyjną stanowią 32 GiB modułów DDR4-3200 pracujących w trybie dwukanałowym, co daje teoretyczną przepustowość $3200 \cdot 8 \cdot 2 = 51,2$ GB/s (przy częstotliwości 3200 MT/s, szerokości kanału 8 bajtów i dwóch kanałach); wartość tę wyznaczono dostępnym w sieci kalkulatorem przepusto-

wości pamięci [16]. Szczegółowe wartości liczbowe zebrano w tabeli 5.1.

Istotną dla dalszej analizy charakterystyką podsystemu pamięci jest przepustowość kolejnych jej poziomów. Przepustowość pamięci podręcznej pierwszego i drugiego poziomu wyznaczono teoretycznie z parametrów mikroarchitektury Zen 3. Pamięć podręczna L1d realizuje na cykl dwa 256-bitowe odczyty, czyli 64 bajty, co przy częstotliwości przyspieszonej 4,4 GHz daje $64 \cdot 4,4 \approx 281,6$ GB/s [3, 18]. Ścieżka danych z pamięci L2 do L1 dostarcza 32 bajty na cykl, czyli $32 \cdot 4,4 \approx 140,8$ GB/s [3, 18]. Przepustowość współdzielonej pamięci L3, trudniejszą do wyprowadzenia analitycznie, zmierzono empirycznie na maszynie testowej narzędziem bandwidth [41] dla sekwencyjnych odczytów 256-bitowych: dla zbioru roboczego rezydentnego w pamięci L3 (od 1 do 16 MiB) wynosi ona około 106 GB/s. To samo narzędzie raportuje około 42 GB/s przy jednorazowym odczycie z pamięci operacyjnej, wobec teoretycznego pułapu 51,2 GB/s wynikającego z parametrów modułów DDR4-3200. Pełny przebieg pomiaru przedstawia rysunek 5.1; widoczne na nim zmierzone przepustowości pamięci L1d i L2 leżą nieco poniżej wartości teoretycznych, co odzwierciedla praktyczne ograniczenia liczby odczytów realizowanych w każdym cyklu. Wyznaczone pułapy zestawiono w tabeli 5.1 i wykorzystano przy analizie wyników w kolejnym rozdziale.

Oprogramowanie zbudowano w systemie Arch Linux z jądrem w wersji 7.0.11-zen1. Kod źródłowy, napisany zgodnie ze standardem języka C11, skompilowano kompilatorem GCC w wersji 16.1.1. Kompilację prowadzono z zestawem flag dobranych pod procesor docelowy: `-O3` włącza pełny zakres optymalizacji kompilatora, `-march=znver3` oraz `-mtune=znver3` kierują generowaniem i strojeniem kodu pod mikroarchitekturę Zen 3 (między innymi dobór instrukcji oraz model kosztu właściwy dla tego procesora), a `-mavx2` i `-mfma` udostępniają instrukcje rozszerzeń AVX2 oraz operację łączonego mnożenia z dodawaniem (ang. *fused multiply-add*, FMA). Pozostałe flagi pełnią rolę pomocniczą: `-funroll-loops` rozwija pętle, `-flto` włącza optymalizację międzymodułową w fazie konsolidacji (ang. *link-time optimization*, LTO), a `-fno-plt` eliminuje pośrednictwo tablicy łączy procedur przy wywołaniach funkcji zewnętrznych. Zrównoleglenie obliczeń zrealizowano za pomocą interfejsu OpenMP [39].

Jako punkt odniesienia dla autorskich implementacji posłużyły dojrzałe biblioteki wysokiej wydajności, zbudowane ze źródeł z konfiguracją celu dobraną pod mikroarchitekturę Zen 3 (cel `CORE_ZEN` w OpenBLAS, rodzina `zen3` w AOCL-BLAS): OpenBLAS w wersji 0.3.31 [49] oraz AOCL-BLAS w wersji 5.2.0 [1], omówione w podrozdziale 3.2. Dla iloczynu skalarnego, mnożenia macierzy przez wektor oraz mnożenia dwóch macierzy wykorzystywane są one wprost, a dla splotu — jako wykonawcy mnożenia macierzy w referencyjnej realizacji `im2col` + GEMM (podrozdział 4.3.2).



Rysunek 5.1: Przepustowość pamięci procesora AMD Ryzen 5 5600 zmierzona narzędziem bandwidth [41] dla sekwencyjnych odczytów, zapisów, operacji nietymczasowych (ang. *non-temporal*, NT) i kopiowania przy szerokościach 64, 128 i 256 bitów; zacienione obszary odpowiadają poziomom pamięci podręcznej L1d, L2 i L3 oraz pamięci operacyjnej (DRAM)

5.2 Metodyka pomiarów

Wszystkie implementacje zmierzono jednolitym protokołem pomiarowym, którego założenia opisano w tym podrozdziale. Celem było uzyskanie wyników stabilnych, powtarzalnych i porównywalnych między implementacjami, a zarazem odpornych na zaburzenia wprowadzane przez system operacyjny oraz na zmienność czasu wykonania pojedynczego wywołania.

Pomiar czasu. Czas mierzono funkcją `now_seconds` opartą na wywołaniu systemowym `clock_gettime` z zegarem `CLOCK_MONOTONIC_RAW` (listing 5.1). Zegar monotoniczny rośnie wyłącznie do przodu i (w odróżnieniu od zegara czasu kalendarzowego) nie podlega skokowym korektom synchronizacji sieciowej (ang. *Network Time Protocol*, NTP) ani regulacji częstotliwości, dzięki czemu różnica dwóch jego odczytów wiernie oddaje rzeczywisty czas, jaki upłynął. Wariant z przyrostkiem `RAW` pobiera ponadto surowe wskazania sprzętowego źródła czasu, niekorygowane nawet przez płynne do-

Tabela 5.1: Środowisko testowe — konfiguracja sprzętowa i programowa (opóźnienia pamięci podręcznej podano w cyklach; przepustowość L1d i L2 wyznaczono teoretycznie, L3 zmierzono empirycznie, a dla pamięci operacyjnej podano pułap teoretyczny; szczyt obliczeniowy podano dla pojedynczego rdzenia przy taktowaniu przyspieszonym 4,4 GHz)

Sprzęt	
Procesor	AMD Ryzen 5 5600 (Zen 3, rodzina 19h)
Rdzenie / wątki	6 / 12
Taktowanie	3,5 GHz (bazowe), do 4,4 GHz (przyspieszone)
Pamięć podręczna L1	32 KiB (dane) + 32 KiB (instrukcje) na rdzeń, 8-drożna, 4–8 cykli, 281,6 GB/s (teoret.)
Pamięć podręczna L2	512 KiB na rdzeń, 8-drożna, ≥ 12 cykli, 140,8 GB/s (teoret.)
Pamięć podręczna L3	32 MiB współdzielona, 16-drożna, ≈ 47 cykli, ≈ 106 GB/s (zmierz.)
Linia pamięci podręcznej	64 bajty
Pamięć operacyjna	32 GiB DDR4-3200, dwukanałowo (51,2 GB/s teoretycznie)
Szczyt obliczeniowy (1 rdzeń)	$\approx 70,4$ GFLOP/s (podwójna precyzja), $\approx 140,8$ GFLOP/s (pojedyncza)
Oprogramowanie	
System operacyjny	Arch Linux, jądro 7.0.11-zen1
Kompilator	GCC 16.1.1
Flagi kompilacji	-O3 -march=znver3 -mtune=znver3 -mavx2 -mfma -funroll-loops -flto -fno-plt
Standard języka	C11
Zrównoleglenie	OpenMP
Biblioteki referencyjne	OpenBLAS 0.3.31, AOCL-BLAS 5.2.0

strajanie zegara. Mierzony jest zatem czas rzeczywisty a nie czas procesora — z tego względu sensowne są pomiary jednowątkowe z przypięciem do pojedynczego rdzenia.

Liczba iteracji w każdym przebiegu pomiarowym dobierana jest adaptacyjnie. Najpierw wykonuje się kalibrację (pojedyncze wywołanie mierzonego jądra), z której otrzymuje się przybliżony czas jednego wywołania t_{one} . Liczbę iteracji ustala się następnie tak, by przebieg trwał około jednej sekundy (budżet BUDGET_PER_RUN_SEC równy 1 s): przyjmuje się mniejszą z dwóch wartości — liczby iteracji zadanej w ustawieniu oraz ilorazu budżetu przez t_{one} . Wykonuje się NUM_RUNS równe pięć takich przebiegów; dla wywołań kosztownych liczba przebiegów jest redukowana (do dwóch, gdy

t_{one} przekracza 0,5 s, oraz do jednego, gdy przekracza 2 s), aby pomiar nie trwał nadmiernie długo. Dla wywołań szybkich, o czasie t_{one} poniżej 50 ms, poprzedza się przebiegi rozgrzewką (3 lub 10 iteracji, zależnie od jądra), której zadaniem jest sprowadzenie danych i kodu do pamięci podręcznej oraz ustabilizowanie taktowania procesora przed właściwym pomiarem. Na każde pojedyncze wywołanie nałożono twardy limit `MAX_SECONDS_PER_CALL` równy 20 s, przy czym przypadki, których przewidywany czas przekracza ten limit, są pomijane jeszcze przed pomiarem — na podstawie mediany zmierzonej dla poprzedniego, mniejszego ustawienia; ponadto pojedyncze wywołanie kalibracyjne, które samo przekroczy limit, kończy pomiar danego wariantu. Spośród przebiegów raportowana jest mediana wydajności, mniej wrażliwa na pojedyncze zaburzenia niż wartość średnia, wraz z wartością minimalną, maksymalną oraz odchyleniem liczonym względem mediany. Wydajność wyraża się w miliardach operacji zmiennoprzecinkowych na sekundę (ang. *giga floating-point operations per second*, GFLOPS) według wzoru

$$\text{GFLOPS} = \frac{2 \cdot \text{praca} \cdot \text{iteracje}}{\text{czas} \cdot 10^9},$$

w którym czynnik 2 odpowiada dwóm działaniom składającym się na pojedynczą operację łączonego mnożenia z dodawaniem (mnożeniu i dodawaniu), a praca oznacza liczbę takich operacji mnożenia z akumulacją wykonywanych w danej operacji. Konkretnie wzory na liczbę działań poszczególnych jąder podano przy ich opisach w podrozdziałach 5.3–5.6.

Bufory wejściowe i wynikowe alokowane są z wyrównaniem adresu początkowego za pomocą funkcji `aligned_alloc`. Wyrównanie odpowiada wymaganiom instrukcji wektorowych operujących na danych pobieranych z wyrównanych adresów oraz pozwala uniknąć przecinania linii pamięci podręcznej przez przetwarzane bloki danych. Bufory wypełnia się wartościami losowymi o rozkładzie jednostajnym w przedziale $[-1, 1]$. Ziarno generatora liczb pseudolosowych ustalono na stałą wartość (`srand(42)`), co zapewnia, że przy każdym uruchomieniu wszystkie implementacje otrzymują identyczne dane wejściowe, a wyniki pozostają powtarzalne. We wszystkich pomiarach operacji z parametrami skalarnymi przyjęto $\alpha = 1$ oraz $\beta = 0$.

Dla każdej implementacji wyznacza się maksymalną różnicę bezwzględną jej wyniku względem wyniku implementacji referencyjnej, czyli maksimum modułu różnicy po wszystkich elementach wyniku. Biblioteką referencyjną jest OpenBLAS: dla iloczynu skalarnego, mnożenia macierzy przez wektor oraz mnożenia dwóch macierzy wprost, a dla splotu w realizacji `im2col + GEMM`. Otrzymany błąd jest raportowany, lecz nie stosuje się sztywnego progu odcięcia, który dyskwalifikowałby implementację. Pozwalało to wychwycić ewentualne rozbieżności numeryczne między implementacjami (naturalne przy zmiennej kolejności sumowania w arytmetyce zmiennoprzecinkowej) i

Listing 5.1: Funkcja pomiaru czasu oraz uproszczony szkic adaptacyjnej pętli pomiarowej: każdy przebieg trwa około sekundy, a raportowana jest mediana wydajności z NUM_RUNS przebiegów

```

1  /* Pomiar czasu: zegar monotoniczny odporny na korekty NTP. */
2  double now_seconds(void) {
3      struct timespec ts;
4      clock_gettime(CLOCK_MONOTONIC_RAW, &ts);
5      return (double)ts.tv_sec + (double)ts.tv_nsec / 1e9;
6  }
7
8  /* Petla pomiarowa: ~1 s na przebieg, mediana z NUM_RUNS. */
9  /* t_one: czas z kalibracji */
10 int iters = min(iter_presetu, (int)(BUDGET / t_one));
11 for (int run = 0; run < NUM_RUNS; run++) {
12     double t0 = now_seconds();
13     for (int i = 0; i < iters; i++)
14         jadro(/* argumenty */);
15     double dt = now_seconds() - t0;
16     gflops[run] = (2.0 * praca * iters) / (dt * 1e9);
17 }
18 double wynik = mediana(gflops, NUM_RUNS);

```

ocenić ich rząd wielkości, nie odrzucając z góry wyników mieszczących się w granicach dokładności obliczeń.

Liczbę wątków obliczeniowych ustala zmienna środowiskowa OMP_NUM_THREADS, a jej wartość jest propagowana do bibliotek referencyjnych OpenBLAS oraz AOCL-BLAS poprzez ich interfejsy ustawiania liczby wątków, tak aby wszystkie porównywane implementacje korzystały z tej samej liczby wątków [39]. Pomiary jednowątkowe przeprowadza się z przypięciem procesu do rdzenia o numerze zero (`taskset -c 0`), co eliminuje migracje wątku między rdzeniami oraz związane z nimi unieważnienia pamięci podręcznej, a pomiary wielowątkowe z przypięciem do sześciu rdzeni fizycznych (`taskset -c 0-5`). Całością pomiarów steruje skrypt `run_suite.py`, który dla każdego jądra i każdego trybu wątkowego ustawia odpowiednie przypięcie oraz zmienne środowiskowe, uruchamia program pomiarowy i zbiera jego wyniki.

Rozmiary danych w ustawieniach pomiarowych dobrano tak, aby zbiór roboczy operacji mieścił się kolejno w pamięci podręcznej L1, L2, L3 albo dopiero w pamięci operacyjnej. Pozwala to obserwować, jak wraz z przekraczaniem pojemności kolejnych poziomów hierarchii pamięci zmienia się wydajność co wiąże pomiary z modelem roofline oraz hierarchią pamięci omówionymi w rozdziale 1, a także z pojęciem intensywności operacyjnej z podrozdziału 3.1. Konkretnie ustawienia, wraz z wynikającą z

Tabela 5.2: Ustawienia pomiarowe iloczynu skalarnego: rozmiar wektorów oraz docelowy poziom hierarchii pamięci, w którym mieści się zbiór roboczy (dwa wektory liczb podwójnej precyzji)

Ustawienie	Liczba elementów n	Dane (wektory a, b)	Poziom pamięci
11_fit	2 048	$2 \times 16 \text{ KiB} = 32 \text{ KiB}$	L1d
12_fit	32 768	$2 \times 256 \text{ KiB} = 512 \text{ KiB}$	L2
13_fit	2 097 152	$2 \times 16 \text{ MiB} = 32 \text{ MiB}$	L3
dram	67 108 864	$2 \times 512 \text{ MiB} = 1 \text{ GiB}$	pamięć operacyjna

Listing 5.2: Iloczyn skalarny, pętla naiwna (skalarna)

```

1 double sum = 0.0;
2 for (size_t i = 0; i < n; i++)
3     sum += a[i] * b[i];

```

nich rezydencją zbioru roboczego w poszczególnych poziomach pamięci, zestawiono w tabelach przy opisach poszczególnych jąder w podrozdziałach 5.3–5.6. Część ustawień leży przy tym dokładnie na granicy pojemności danego poziomu, a niekiedy nieznacznie ją przekracza (gdy do samego zbioru roboczego dochodzą stos, kod i metadane), dlatego deklarowaną rezydencję należy traktować jako przybliżoną.

5.3 Iloczyn skalarny

Iloczyn skalarny dwóch wektorów o długości N wykonuje N operacji mnożenia z akumulacją, czyli $2N$ działań zmiennoprzecinkowych. Implementacje iloczynu skalarnego zmierzono dla czterech rozmiarów wektorów, dobranych tak, aby zbiór roboczy, dwa wektory liczb podwójnej precyzji, po 8 bajtów na element, mieścił się kolejno w pamięci podręcznej L1d, L2, L3 albo dopiero w pamięci operacyjnej (tabela 5.2).

Kolejne warianty wraz z dodawanymi w nich technikami zestawiono w tabeli 5.3.

Implementacja naiwna (skalarna). Punktem odniesienia jest pojedyncza pętla skalarna sumująca iloczyny odpowiadających sobie składowych obu wektorów do jednej zmiennej akumulującej (listing 5.2). Jej zwektoryzowanie pozostawiono kompilatorowi przy włączonych optymalizacjach (-O3) i instrukcjach AVX2 może on samodzielnie przekształcić tę pętlę w postać wektorową, lecz nie ma nad tym procesem jawnej kontroli, w szczególności nad liczbą niezależnych akumulatorów ukrywających opóźnienie potoku.

Wektoryzacja AVX2 z jednym akumulatorem. Drugi wariant zastępuje pętlę skalarną jawnymi instrukcjami wektorowymi AVX2, zapisanymi za pomocą funkcji wbudo-

wanych (ang. *intrinsic*) [21]. Obliczenia prowadzi się w jednym 256-bitowym akumulatorze, do którego w każdej iteracji jedna instrukcja FMA (`_mm256_fmadd_pd`) dolicza iloczyn czterech kolejnych par składowych — tyle bowiem liczb podwójnej precyzji mieści rejestr YMM (podrozdział 1.7). Po przejściu pętli głównej zawartość akumulatora redukuje się poziomo do pojedynczego skłara, sumując jego cztery składowe, a ewentualne elementy ogona, gdy długość wektora nie jest wielokrotnością czterech, dolicza się w skalarnej pętli resztkowej. Wariant ten cierpi jednak na zasadnicze ograniczenie: kolejne instrukcje FMA dopisują wynik do tego samego akumulatora, tworząc pojedynczy łańcuch zależności. Ponieważ każda z nich musi poczekać na wynik poprzedniej, a opóźnienie pojedynczej operacji FMA na Zen 3 wynosi cztery cykle (podrozdział 1.7), potok jednostek wektorowych nie jest nasycony nawet gdy dane są już w pamięci podręcznej.

Wektoryzacja AVX2 z ośmioma akumulatorami. Wariant trzeci usuwa to ograniczenie kluczową dla wszystkich dalszych jąder techniką prowadzenia obliczeń w wielu niezależnych akumulatorach. Pętla główna wykorzystuje osiem rejestrów akumulujących, a w każdej iteracji wykonuje osiem niezależnych instrukcji FMA, z których każda przetwarza inną czwórkę składowych; w sumie iteracja przetwarza trzydzieści dwa elementy każdego wektora (listing 5.3). Daje to osiem niezależnych łańcuchów operacji FMA, które nie blokują się wzajemnie. Liczba ta wynika z przemnożenia liczby jednostek przez opóźnienie pojedynczej operacji ($2 \times 4 = 8$); poniżej tej granicy potok pozostaje częściowo bezczynny. Po wyczerpaniu pętli głównej osiem akumulatorów sumuje się redukcją drzewiastą parami, na trzech poziomach do jednego rejestru wektorowego, po czym następuje pętla resztkowa przetwarzająca po cztery elementy, redukcja pozioma do skłara oraz skalarne ogony dla pozostałych elementów.

Zrównoleglenie OpenMP. Ostatni wariant autorski rozdziela pracę między wątki za pomocą interfejsu OpenMP [39]. Zakres wektora dzieli się ręcznie na rozłączne fragmenty bez konstrukcji `parallel for`: każdy wątek na podstawie swojego numeru oraz całkowitej liczby wątków wyznacza początek i koniec przypadającego mu fragmentu i liczy iloczyn skalarny tej części opisanym wyżej jądrem ośmioakumulatorowym (listing 5.4). Wyniki cząstkowe wszystkich wątków łączy klauzula redukcji `reduction(+:total)`, sumując je w jeden skalar. Zrównoleglenie ma sens jedynie dla danych dużych: dla wektorów małych dominuje narzut tworzenia i synchronizacji wątków, a dla wektorów bardzo dużych ograniczonych przepustowością pamięci operacyjnej wiele wątków rywalizuje o to samo, wspólne pasmo pamięci operacyjnej, wobec czego przyśpieszenie szybko się nasycza i pozostaje ograniczone tym pasmem, a nie liczbą wątków.

Biblioteki referencyjne. Jako odniesienie posłużyły dwie dojrzałe biblioteki opisane w podrozdziale 3.2: OpenBLAS [49], wywoływana przez interfejs C funkcją

Listing 5.3: Iloczyn skalarny — rdzeń wektorowy z ośmioma niezależnymi akumulatorami (AVX2/FMA): osiem łańcuchów FMA po 32 elementy na iterację, redukcja drzewiasta, pętla resztkowa i redukcja pozioma

```

1  /* Osiem niezależnych akumulatorów 256-bitowych. */
2  __m256d s0 = _mm256_setzero_pd();
3  __m256d s1 = _mm256_setzero_pd();
4  //...
5  __m256d s7 = _mm256_setzero_pd();
6
7  /* Pętla główna: 32 elementy/iter, 8 łańcuchów FMA. */
8  size_t i = 0;
9  for (; i + 31 < n; i += 32) {
10     s0 = _mm256_fmadd_pd(_mm256_loadu_pd(&a[i + 0]),
11                          _mm256_loadu_pd(&b[i + 0]), s0);
12     s1 = _mm256_fmadd_pd(_mm256_loadu_pd(&a[i + 4]),
13                          _mm256_loadu_pd(&b[i + 4]), s1);
14     //...
15     s7 = _mm256_fmadd_pd(_mm256_loadu_pd(&a[i + 28]),
16                          _mm256_loadu_pd(&b[i + 28]), s7);
17 }
18
19 /* Redukcja drzewiasta ośmiu akumulatorów do jednego rejestru. */
20 __m256d t0 = _mm256_add_pd(s0, s1);
21 __m256d t1 = _mm256_add_pd(s2, s3);
22 __m256d t2 = _mm256_add_pd(s4, s5);
23 __m256d t3 = _mm256_add_pd(s6, s7);
24 __m256d acc = _mm256_add_pd(_mm256_add_pd(t0, t1),
25                             _mm256_add_pd(t2, t3));
26
27 /* Pętla resztkowa: po 4 elementy. */
28 for (; i + 3 < n; i += 4)
29     acc = _mm256_fmadd_pd(_mm256_loadu_pd(&a[i]),
30                          _mm256_loadu_pd(&b[i]), acc);
31
32 /* Redukcja pozioma do skalarą, następnie skalarny ogon. */
33 double sum = hsum_pd(acc);
34 for (; i < n; i++)
35     sum += a[i] * b[i];

```

cblas_ddot, oraz AOCL-BLAS [1], wywoływana przez interfejs Fortranu funkcją `ddot_`.

Listing 5.4: Iloczyn skalarny — region równoległy OpenMP: ręczny podział zakresu wektora na rozłączne fragmenty i redukcja wyników cząstkowych

```

1 double total = 0.0;
2 #pragma omp parallel reduction(+:total)
3 {
4     int    nt    = omp_get_num_threads();
5     int    tid   = omp_get_thread_num();
6     size_t chunk = n / nt;
7     size_t start = (size_t)tid * chunk;
8     size_t end   = (tid == nt - 1) ? n : start + chunk;
9     /* iloczyn skalarny fragmentu wariantem 8-akumulatorowym */
10    total = dot_fragment(a + start, b + start, end - start);
11 }
12 /* wynik: total */

```

Tabela 5.3: Implementacje iloczynu skalarnego oraz techniki optymalizacji dodawane w kolejnych wariantach

Implementacja	Dodana technika optymalizacji
naiwna (skalarna)	pętla skalarna; punkt odniesienia, zdana na automatyczną wektoryzację kompilatora
wektoryzacja AVX2 (1 akumulator)	jawne instrukcje AVX2 i FMA, 4 elementy na iterację; redukcja pozioma i skalarny ogon
wektoryzacja AVX2 (8 akumulatorów)	8 niezależnych łańcuchów FMA (32 elementy na iterację) — ukrycie opóźnienia FMA; redukcja drzewiasta
zrównoleglenie OpenMP	ręczny podział zakresu na wątki i redukcja, na jądrze ośmioakumulatorowym
OpenBLAS / AOCL-BLAS	biblioteki referencyjne (cblas_ddot / ddot_)

5.4 Mnożenie macierzy przez wektor

Mnożenie macierzy o wymiarach $M \times N$ przez wektor wykonuje MN operacji mnożenia z akumulacją, czyli $2MN$ działań zmiennoprzecinkowych. W ujęciu wierszowym, przyjętym we wszystkich opisywanych implementacjach, każda składowa wyniku jest iloczynem skalarnym odpowiedniego wiersza macierzy A z wektorem $\mathbf{x}$. Z tego względu wariant naiwny i podstawowa wektoryzacja powielają techniki przedstawione szczegółowo dla iloczynu skalarnego; poniżej omawia się je skrótowo, kładąc nacisk na techniki swoiste dla GEMV przede wszystkim na reużycie wektora $\mathbf{x}$ wspólnego dla wielu wierszy oraz na blokowanie pamięci podręcznej dla dużych macierzy. Implementacje

Tabela 5.4: Ustawienia pomiarowe mnożenia macierzy przez wektor: wymiary macierzy oraz docelowy poziom hierarchii pamięci, w którym mieści się zbiór roboczy (macierz A oraz wektory $\mathbf{x}$, $\mathbf{y}$ liczb podwójnej precyzji)

Ustawienie	Wiersze $\times$ kolumny	Zbiór roboczy (A , $\mathbf{x}$, $\mathbf{y}$)	Poziom pamięci
tiny	64×64	≈ 33 KiB	L1d
small	256×256	≈ 516 KiB	L2
medium	1024×1024	≈ 8 MiB	L3
large	4096×4096	≈ 128 MiB	pamięć operacyjna
wide	256×8192	≈ 16 MiB	L3 / pamięć operacyjna
tall	8192×256	≈ 16 MiB	L3 / pamięć operacyjna

zmierzono dla sześciu ustawień dobranych tak, aby zbiór roboczy mieścił się w kolejnych poziomach hierarchii pamięci (tabela 5.4); operację zaimplementowano w siedmiu autorskich wariantach o narastającym stopniu optymalizacji, zestawionych wraz z dostawanymi technikami w tabeli 5.5, i porównano z dwiema bibliotekami referencyjnymi.

Implementacja naiwna (skalarna). Punktem odniesienia jest podwójna pętla, w której każdy wiersz macierzy liczony jest jako skalarny iloczyn z wektorem $\mathbf{x}$ akumulującą sumę, jak w naiwnym iloczynie skalarnym.

Wektoryzacja AVX2. Drugi wariant przetwarza każdy wiersz jawnymi instrukcjami wektorowymi AVX2 [21], używając dwóch 256-bitowych akumulatorów i ośmiu kolumn na iterację. Inaczej niż w jądrach dalszych, mnożenie i dodawanie wykonywane są tu osobnymi instrukcjami, jeszcze bez operacji FMA. Każdy wiersz kończy się redukcją poziomą akumulatorów do skalaru oraz skalarną pętlą resztkową analogicznie do wariantu wektorowego iloczynu skalarnego.

Prefetch programowy i dostępy wyrównane. Wariant trzeci uzupełnia poprzedni o jawny prefetch programowy (`_mm_prefetch`), sprowadzający z wyprzedzeniem kolejne wiersze macierzy A , zanim staną się potrzebne. Ta implementacja ma charakter demonstracyjny, gdyż dla regularnych, strumieniowych wzorców dostępu (jak sekwencyjne przechodzenie macierzy) prefetch programowy zwykle nie przynosi dodatkowych korzyści, zgodnie z informacjami w rozdziale 2.

Jądro FMA z blokowaniem 4-wierszowym. Czwarty wariant wprowadza technikę swoistą dla GEMV: przetwarzanie czterech wierszy macierzy naraz. Cztery kolejne wiersze $\mathbf{a}_0, \dots, \mathbf{a}_3$ przechodzone są wspólnie, a wczytany fragment wektora $\mathbf{x}$ jest reużywany we wszystkich czterech wierszach, zanim zostanie zastąpiony następnym. Dzięki temu wektor $\mathbf{x}$ jedyna dana podlegająca reużyciu w tej operacji sprowadzany jest z pamięci czterokrotnie rzadziej, co bezpośrednio zmniejsza ruch pamięci. Obliczenia prowadzi się instrukcjami FMA, po jednym akumulatorze na wiersz, co daje cztery

niezależne łańcuchy zależności.

Podwójne akumulatory na wiersz. Wariant piąty zachowuje blokowanie 4-wierszowe z reużyciem wektora $\mathbf{x}$, lecz prowadzi obliczenia w dwóch akumulatorach na każdy z czterech wierszy, co daje osiem niezależnych łańcuchów FMA (listing 5.5) — dokładnie tyle, ile potrzeba do nasycenia obu jednostek FMA mikroarchitektury Zen 3. Pętla główna przetwarza szesnaście kolumn na iterację; pary akumulatorów każdego wiersza sumuje się następnie do jednego, po czym wykonywane są pętle resztkowe (po osiem, cztery oraz pojedyncze kolumny) i redukcja pozioma do składowych wyniku.

Blokowanie pamięci podręcznej. Dla macierzy zbyt dużych, by zmieścić się w pamięci podręcznej, samo reużycie wektora $\mathbf{x}$ w rejestrach nie wystarcza — jego fragmenty wypadają z pamięci podręcznej, zanim zostaną ponownie użyte w dalszych wierszach. Wariant szósty stosuje zatem blokowanie wierszy i kolumn: obliczenie dzieli się na kafle, w obrębie których fragment macierzy A oraz odpowiadający mu fragment wektora $\mathbf{x}$ pozostają rezydentne w danym poziomie pamięci podręcznej (listing 5.6). Rozmiary bloków dobrano poza pomiarem poprzez strojenie, empirycznie, osobno dla pamięci podręcznej L1, L2 i L3, a dyspozytor wybiera odpowiedni zestaw na podstawie rozmiaru zbioru roboczego operacji, włączając przy większych blokach prefetch programowy. Wewnątrz kafła działa to samo jądro 4-wierszowe z reużyciem wektora $\mathbf{x}$, lecz z jednym akumulatorem na wiersz — a więc czterema łańcuchami FMA zamiast ośmiu. Wariant ten kładzie zatem nacisk na lokalność danych kosztem mniejszej liczby równoległych łańcuchów obliczeniowych.

Zrównoleglenie OpenMP. Ostatni wariant autorski zrównolegla jądro ośmioakumulatorowe zrównoleglone za pomocą interfejsu OpenMP [39]. Wiersze macierzy dzieli się ręcznie na rozłączne fragmenty między wątki z granicami wyrównanymi do czterech wierszy, zgodnie z blokowaniem 4-wierszowym jądra. Każdy wątek zapisuje wówczas rozłączny fragment wektora wynikowego $\mathbf{y}$, co eliminuje fałszywe współdzielenie. Zrównoleglenie uruchamiane jest jednak warunkowo, w zależności od rozmiaru zadania: region równoległy tworzony jest tylko wtedy, gdy macierz ma co najmniej 128 wierszy, a liczba jej elementów mieści się w przedziale od 65 536 do 8 388 608; poza tym przedziałem obliczenie wykonuje się sekwencyjnie. Dolny próg odcina najmniejsze macierze, dla których narzut tworzenia i synchronizacji wątków przeważa nad zyskiem, natomiast górny — macierze na tyle duże, że i tak ogranicza je wspólna dla wszystkich rdzeni przepustowość pamięci operacyjnej, wobec czego zrównoleglenie nie podnosi wydajności, a jedynie dokłada narzut koordynacji. W konsekwencji dla najmniejszego (*tiny*) oraz największego (*large*) spośród badanych ustawień wariant ten wykonuje się ścieżką sekwencyjną — co należy mieć na uwadze przy interpretacji jego wyników w rozdziale 6.

Biblioteki referencyjne. Jako odniesienie posłużyły dwie biblioteki: OpenBLAS [49],

Listing 5.5: Mnożenie macierzy przez wektor — gorąca pętla jądra 4-wierszowego z podwójnymi akumulatorami (AVX2/FMA): wektor x wczytywany raz i reużyty w czterech wierszach, osiem niezależnych łańcuchów FMA po 16 kolumn na iterację

```

1  /* Dwa akumulatory na kazdy z czterech wierszy: 8 lancuchow FMA. */
2  __m256d sum0a = _mm256_setzero_pd(), sum0b = _mm256_setzero_pd();
3  __m256d sum1a = _mm256_setzero_pd(), sum1b = _mm256_setzero_pd();
4  __m256d sum2a = _mm256_setzero_pd(), sum2b = _mm256_setzero_pd();
5  __m256d sum3a = _mm256_setzero_pd(), sum3b = _mm256_setzero_pd();
6
7  /* Petla glowna: 16 kolumn na iteracje. */
8  int j = 0;
9  for (; j + 15 < cols; j += 16) {
10     /* Cztery rejestry x wczytane RAZ,
11        reuzyte w czterech wierszach. */
12     __m256d x0 = _mm256_load_pd(&x[j]);
13     __m256d x1 = _mm256_load_pd(&x[j + 4]);
14     __m256d x2 = _mm256_load_pd(&x[j + 8]);
15     __m256d x3 = _mm256_load_pd(&x[j + 12]);
16
17     sum0a = _mm256_fmadd_pd(_mm256_load_pd(&a0[j]), x0, sum0a);
18     sum0b = _mm256_fmadd_pd(_mm256_load_pd(&a0[j + 4]), x1, sum0b);
19     sum0a = _mm256_fmadd_pd(_mm256_load_pd(&a0[j + 8]), x2, sum0a);
20     sum0b = _mm256_fmadd_pd(_mm256_load_pd(&a0[j + 12]), x3, sum0b);
21
22     sum1a = _mm256_fmadd_pd(_mm256_load_pd(&a1[j]), x0, sum1a);
23     sum1b = _mm256_fmadd_pd(_mm256_load_pd(&a1[j + 4]), x1, sum1b);
24     sum1a = _mm256_fmadd_pd(_mm256_load_pd(&a1[j + 8]), x2, sum1a);
25     sum1b = _mm256_fmadd_pd(_mm256_load_pd(&a1[j + 12]), x3, sum1b);
26
27     sum2a = _mm256_fmadd_pd(_mm256_load_pd(&a2[j]), x0, sum2a);
28     sum2b = _mm256_fmadd_pd(_mm256_load_pd(&a2[j + 4]), x1, sum2b);
29     sum2a = _mm256_fmadd_pd(_mm256_load_pd(&a2[j + 8]), x2, sum2a);
30     sum2b = _mm256_fmadd_pd(_mm256_load_pd(&a2[j + 12]), x3, sum2b);
31
32     sum3a = _mm256_fmadd_pd(_mm256_load_pd(&a3[j]), x0, sum3a);
33     sum3b = _mm256_fmadd_pd(_mm256_load_pd(&a3[j + 4]), x1, sum3b);
34     sum3a = _mm256_fmadd_pd(_mm256_load_pd(&a3[j + 8]), x2, sum3a);
35     sum3b = _mm256_fmadd_pd(_mm256_load_pd(&a3[j + 12]), x3, sum3b);
36 }
37 /* Suma par akumulatorow do jednego na wiersz,
38    petle resztkowe (8/4/skalar), redukcja pozioma do y[0..3]. */

```

Listing 5.6: Mnożenie macierzy przez wektor — szkic blokowania pamięci podręcznej: dyspozytor dobiera rozmiary bloków wg rozmiaru zbioru roboczego, a zagnieżdżone pętle przebiegają kafele kolumn i wierszy

```

1  /* Dyspozytor: rozmiary blokow wg rozmiaru zbioru roboczego. */
2  size_t ws = (size_t)rows * cols * 8 + (cols + rows) * 8;
3  int row_blk, col_blk;
4  if      (ws <= L1_THRESHOLD) { row_blk = 64; col_blk = 512; } // L1
5  else if (ws <= L2_THRESHOLD) { row_blk = 128; col_blk = 256; } // L2
6  else                                     { row_blk = 64; col_blk = 512; } // L3
7
8  /* Kafelkowanie:
9      kafel A i fragment x rezydentne w danym poziomie cache. */
10 for (int jj = 0; jj < cols; jj += col_blk)
11     for (int ii = 0; ii < rows; ii += row_blk)
12         /* jadro 4-wierszowe z reuzyciem x (1 akumulator/wiersz) */
13         gemv_kernel_4rows(ii, jj, row_blk, col_blk, A, x, y, alpha);

```

wywoływana przez interfejs C funkcją `cblas_dgemv` z układem wierszowym macierzy, oraz AOCL-BLAS [1], wywoływana przez interfejs Fortran funkcją `dgemv_`. Ponieważ Fortran posługuje się układem kolumnowym, macierz przechowywaną wierszowo przekazuje się do AOCL-BLAS z żądaniem transpozycji — co odpowiada temu samemu mnożeniu w układzie wierszowym.

5.5 Mnożenie macierzy

Mnożenie macierzy o wymiarach $M \times K$ przez macierz $K \times N$ wykonuje MNK operacji mnożenia z akumulacją, czyli $2MNK$ działań zmiennoprzecinkowych. GEMM, inaczej niż iloczyn skalarny i mnożenie macierzy przez wektor jest operacją ograniczoną mocą obliczeniową, dla której decydujące znaczenie ma utrzymanie jednostek FMA w ciągłej pracy. Wymaga to dwóch technik lokalności danych: blokowania dopasowanego do pojemności kolejnych poziomów pamięci podręcznej oraz pakowania. Implementacje zmierzono dla siedmiu ustawień obejmujących macierze rezydentne w kolejnych poziomach pamięci oraz kształty niekwadratowe (tabela 5.6); operację zaimplementowano w dwunastu autorskich wariantach o narastającym stopniu optymalizacji, zestawionych wraz z dodawanymi technikami w tabeli 5.9, i porównano z dwiema bibliotekami referencyjnymi.

Implementacja naiwna (trzy pętle). Punktem odniesienia jest klasyczna potrójna pętla w kolejności i – j – k . W tej kolejności pętla najbardziej wewnętrzna przebiega wskaźnik k , co przy układzie wierszowym oznacza dostęp do macierzy B z krokiem

Tabela 5.5: Implementacje mnożenia macierzy przez wektor oraz techniki optymalizacji dodawane w kolejnych wariantach

Implementacja	Dodana technika optymalizacji
naiwna (skalarna)	podwójna pętla, każdy wiersz jako iloczyn skalarny z $\mathbf{x}$; punkt odniesienia
wektoryzacja AVX2	2 akumulatory na wiersz, mnożenie i dodawanie osobno (bez FMA), 8 kolumn na iterację
+ prefetch programowy	sprawdzanie A i $\mathbf{x}$ z wyprzedzeniem; dostępy wektorowe wyrównane
jądro FMA, blokowanie 4-wierszowe	FMA; 4 wiersze naraz z reużyciem wektora $\mathbf{x}$; 4 niezależne łańcuchy
+ podwójne akumulatory na wiersz	8 niezależnych łańcuchów FMA, 16 kolumn na iterację — nasycenie jednostek FMA
+ blokowanie pamięci podręcznej	kafelkowanie wierszy i kolumn, prefetch oraz dyspozytor wg rozmiaru (bloki strojone pod L1/L2/L3)
zrównoleglenie OpenMP	ręczny podział wierszy na wątki (fragmenty 4-wierszowe), bez fałszywego współdzielenia y ; równoległość warunkowa (tylko dla ≥ 128 wierszy oraz 65 536–8 388 608 elementów)
OpenBLAS / AOCL-BLAS	biblioteki referencyjne (<code>cblas_dgemv</code> / <code>dgemv_</code>)

Tabela 5.6: Ustawienia pomiarowe mnożenia dwóch macierzy: wymiary $M \times N \times K$ oraz charakterystyka zadania. Macierze przechowywane są w liczbach podwójnej precyzji, a rozmiary dobrano tak, aby objąć rezydencję w kolejnych poziomach pamięci oraz kształty niekwadratowe

Ustawienie	$M \times N \times K$	Charakterystyka
tiny	$64 \times 64 \times 64$	bardzo małe; ścieżka bez pakowania
small	$256 \times 256 \times 256$	rezydencja rzędu pamięci podręcznej L2
medium	$1024 \times 1024 \times 1024$	duże (L3 / pamięć operacyjna)
large	$4096 \times 4096 \times 4096$	bardzo duże (pamięć operacyjna)
rank_k	$2048 \times 2048 \times 128$	małe K (aktualizacja niskiego rzędu)
tall_K	$128 \times 2048 \times 2048$	duże K , małe M
odd	$1252 \times 1500 \times 257$	wymiary niestandardowe (brzeg dla kafelka 6×8)

Listing 5.7: Mnożenie dwóch macierzy: element $A[i][k]$ wyniesiony przed pętlę wewnętrzną, która przebiega ciągle elementy wiersza B i wiersza C

```

1  for (int i = 0; i < M; i++) {
2      for (int k = 0; k < K; k++) {
3          double a_ik = alpha * A[i * K + k]; /* niezmiennik j */
4          const double* b_row = &B[k * N];    /* ciągly wiersz B */
5          double* c_row = &C[i * N];          /* ciągly wiersz C */
6          for (int j = 0; j < N; j++) {
7              c_row[j] += a_ik * b_row[j];      /* dostep ciagly */
8          }
9      }
10 }

```

równym jej liczbie kolumn, a więc nieciągły, wrogi pamięci podręcznej i niepodatny na wektoryzację.

Zmiana kolejności pętli (i - k - j). Drugi wariant zmienia kolejność zagnieżdżenia na i - k - j , pozostawiając ten sam zbiór działań. Pętla najbardziej wewnętrzna przebiega teraz wskaźnik j , a więc kolejne, ciągłe elementy wiersza macierzy B oraz wiersza wyniku C ; element A_{ik} jest w niej niezmiennikiem, dzięki czemu można go wynieść przed pętlę i wczytać tylko raz (listing 5.7). Jednostkowy, ciągły dostęp w pętli wewnętrznej naprawia lokalność przestrzenną i czyni tę pętlę podatną na wektoryzację jest to klasyczna transformacja kolejności pętli.

Blokowanie pamięci podręcznej. Sama poprawna kolejność pętli nie wystarcza dla dużych macierzy: gdy wiersze macierzy B są na tyle długie, że wypierają się nawzajem z pamięci podręcznej, zanim zostaną ponownie użyte dla kolejnego wiersza A , każdy element B trzeba sprowadzać z pamięci wielokrotnie. Trzeci wariant stosuje zatem blokowanie: obliczenie dzieli się na bloki o wymiarach tak dobranych, aby przetwarzane podmacierze A , B i C pozostawały rezydentne w pamięci podręcznej przez czas ich wielokrotnego użycia. Wewnątrz bloku pracuje pętla i - k - j z poprzedniego wariantu; blokowanie ogranicza ruch między pamięcią operacyjną a procesorem do niezbędnego minimum, zwiększając reużycie raz sprowadzonych danych.

Pakowanie i mikrojądro 6×8 . Czwarty wariant wprowadza pełną anatomię wydajnego mnożenia macierzy pięć zagnieżdżonych pętli z pakowaniem [24, 43]. Pakowanie pełni dwie role: po pierwsze, układa elementy paneli dokładnie w kolejności, w jakiej odczytuje je mikrojądro, dzięki czemu wszystkie jego dostępy do pamięci są ciągłe i wyrównane do granicy rejestru; po drugie, eliminuje chybieńia konfliktowe pamięci podręcznej, gdyż ciągły bufor nie powiela tych samych zbiorów asocjacyjnych co rozproszone wiersze macierzy źródłowej. Wariant ten korzysta z mikrojądra o wymiarach

$M_R = 6$, $N_R = 8$ domyślnego kafelka frameworku BLIS dla całej rodziny Haswell oraz Zen, dobranego pod przenośność, a nie pod optimum konkretnej mikroarchitektury [43].

Mikrojądro 4×12 . Piąty wariant zastępuje kafelek 6×8 kafelkiem o wymiarach $M_R = 4$, $N_R = 12$, optymalnym dla mikroarchitektury Zen 3. Wybór ten wynika z rachunku liczby mikrooperacji i bilansu rejestrów wektorowych. Mikrojądro utrzymuje $M_R \cdot N_R / 4$ akumulatorów (po jednym 256-bitowym rejestrze YMM na cztery sąsiednie elementy wyniku), jeden rejestr na powielony skalar z macierzy A oraz $N_R / 4$ rejestrów na wektory z macierzy B . Liczba akumulatorów musi przy tym dać co najmniej osiem niezależnych łańcuchów zależności, aby ukryć czterocyklowe opóźnienie instrukcji FMA, a łączna liczba rejestrów nie może przekroczyć szesnastu architektonicznych rejestrów YMM dostępnych w AVX2 [18]. Tabela 5.7 zestawia rozważane kafelki wobec obu ograniczeń. Kafelki 4×12 daje 12 akumulatorów (a więc dwanaście łańcuchów, znacznie ponad wymagane osiem), 1 rejestr powielenia A oraz 3 wektory B , co w sumie wynosi dokładnie szesnaście rejestrów YMM — wypełnia więc cały plik rejestrów architektonicznych. Wymaga przy tym siedmiu odczytów wektorowych na dwanaście instrukcji FMA w każdej iteracji pętli po K (cztery powielenia A i trzy odczyty B), czyli 0,58 odczytu na FMA, podczas gdy kafelek 6×8 przy tych samych dwunastu akumulatorach wymaga ośmiu odczytów (0,67 na FMA). Niższa liczba odczytów na FMA pozostawia większy zapas na jednostkach odczytu, który amortyzuje konflikty dostępu do pamięci podręcznej i rywalizację o porty z prefetcherem sprzętowym.

Rozmiary bloków ścieżki 4×12 dobrano tak, aby pakowane panele były rezydentne w kolejnych poziomach pamięci podręcznej (tabela 5.8). Przy $K_C = 240$ mikropanel macierzy A o wymiarach $M_R \times K_C$ zajmuje $4 \cdot 240 \cdot 8 \approx 7,5$ KiB i mieści się swobodnie w pamięci podręcznej L1 danych (32 KiB). Przy $M_C = 192$ cały panel macierzy A o wymiarach $M_C \times K_C$ zajmuje $192 \cdot 240 \cdot 8 \approx 360$ KiB i mieści się w pamięci podręcznej L2 (512 KiB) z zapasem na rezydentny pasek macierzy B oraz na bufory zapisu. Przy $N_C = 4080$ panel macierzy B o wymiarach $K_C \times N_C$ zajmuje $240 \cdot 4080 \cdot 8 \approx 7,5$ MiB i mieści się we współdzielonej pamięci podręcznej L3 (32 MiB) nawet wtedy, gdy korzysta z niego kilka rdzeni. Tabela 5.8 podaje także alokację rejestrów YMM w mikrojądrze 4×12 .

Wypełnienie całego pliku rejestrów ma istotną konsekwencję dla sposobu zapisania mikrojądra. Dwanaście akumulatorów, jeden rejestr powielenia A oraz trzy wektory B dają dokładnie szesnaście jednocześnie żywych wartości — a więc cały zbiór rejestrów architektonicznych YMM (podrozdział 1.5). Każda dodatkowa wartość tymczasowa, którą kompilator zechce utrzymać w rejestrze (na przykład zmaterializowana stała zerowa służąca do wyzerowania akumulatorów), podnosi liczbę żywych wartości do siedemnastu i wymusza przepełnienie, czyli odesłanie części akumulatorów na stos. W

Tabela 5.7: Przestrzeń projektowa kafelków mikrojądra $M_R \times N_R$ dla AVX2 (16 rejestrów YMM, opóźnienie FMA 4 cykle, dwie jednostki FMA). Liczba rejestrów obejmuje akumulatory, jeden rejestr powielenia A oraz $N_R/4$ wektorów B ; kafelki o ponad 16 rejestrach wymuszają przepełnienie (ang. *spilling*)

$M_R \times N_R$	Akum.	YMM	Odcz./iter.	FMA/iter.	Odcz./FMA	Uwaga
2×8	4	7	4	4	1,00	za mało łańcuchów (potrzeba ≥ 8)
4×8	8	11	6	8	0,75	8 łańcuchów, 5 rejestrów wolnych
3×12	9	13	6	9	0,67	tuż powyżej minimum łańcuchów
6×8	12	15	8	12	0,67	kafelek domyślny BLIS (przenośność)
4×12	12	16	7	12	0,58	optimum — wypełnia plik rejestrów
6×12	18	—	—	—	—	przepełnienie (> 16 YMM)
8×8	16	—	—	—	—	przepełnienie

Tabela 5.8: Bloki oraz alokacja rejestrów ścieżki 4×12 . Po lewej — rozmiary bloków pakowania wraz z docelowym poziomem rezydencji; po prawej — przypisanie szesnastu rejestrów YMM rolom w mikrojądrze

Blok / panel	Rejestr YMM — rola
$M_R = 4, N_R = 12$ (kafelek)	ymm0 — powielony skalar z A
$K_C = 240$: mikropanel $A \approx 7,5$ KiB (L1d)	ymm1–ymm3 — 3 wektory B (12 kolumn)
$M_C = 192$: panel $A \approx 360$ KiB (L2)	ymm4–ymm15 — 12 akumulatorów
$N_C = 4080$: panel $B \approx 7,5$ MiB (L3)	(4 wiersze $\times$ 3 grupy kolumn)

napisanej z czystych funkcji wbudowanych (ang. *intrinsics*) wersji jądra kompilator GCC w wersji 16.1.1 faktycznie wykorzystał rejestr na stałą zerową i w konsekwencji odesłał część akumulatorów na stos; potwierdziła to deasemblacja narzędziem `objdump`, w której pętla po K zawierała pamięciowe formy instrukcji `vfmadd213pd` z operandem adresowanym względem wskaźnika ramki stosu oraz zapisy `vmovapd` na stos w każdej iteracji. Każdy odesłany akumulator wprowadza wówczas do każdej iteracji dodatkowy odczyt i zapis pamięci, niwecząc przewagę kafełka 4×12 wynikającą z niższej liczby odczytów na FMA.

Rozwiązaniem jest zapisanie pętli po K w assemblerze, w którym każdej roli przypis-

suje się z góry konkretny rejestr (`ymm0` — powielony skalar A , `ymm1`–`ymm3` — wektory B , `ymm4`–`ymm15` — dwanaście akumulatorów), odbierając kompilatorowi swobodę wprowadzania jakichkolwiek wartości tymczasowych w gorącej pętli (listing 5.8). Argument przemawiający za tym rozwiązaniem ma charakter architektoniczny, niezależny od wersji kompilatora: szesnaście rejestrów YMM to stała cecha AVX2, a kafelek 4×12 wykorzystuje ich dokładnie tyle, więc żadna wersja kompilatora nie dysponuje rejestrem zapasowym, którego fizycznie nie ma. Do tego samego wniosku doszli autorzy bibliotek OpenBLAS oraz AOCL-BLAS, których jądra mnożenia macierzy dla rodziny Zen są z tego właśnie powodu pisane w ręcznym assemblerze [43, 49]. Zmierzone skutki przepełnienia — spadek wydajności wariantu z funkcji wbudowanych (w tabelach wyników jako mikrojądro 4×12 z funkcji wbudowanych) względem assemblerowego — omówiono w rozdziale poświęconym wynikom.

Pakowanie dla mikrojądra 4×12 dopasowano do wzorca jego dostępu. Mikrojądro czyta element macierzy A instrukcją powielającą skalar w cały rejestr (`vbroadcastsd`), oczekując, że kolejne elementy potrzebne w danej iteracji pętli po K leżą obok siebie. Panel macierzy A pakowany jest więc tak, aby dla każdego kroku po K cztery elementy kafelka (po jednym z każdego z czterech wierszy) sąsiadowały w pamięci; osiąga się to transpozycją bloków 4×4 . Procedura wczytuje cztery wiersze macierzy źródłowej instrukcjami `_mm256_loadu_pd`, przeplata je w pary instrukcjami `_mm256_unpacklo_pd` oraz `_mm256_unpackhi_pd`, a następnie składa wynik instrukcjami `_mm256_permute2f128_pd`, zapisując cztery przetransponowane kolumny do bufora pod adresami `dst[(k+i)*MR_Z]` (listing 5.9). Dzięki temu mikrojądro odczytuje każdy element A instrukcją `vbroadcastsd` z ciągłego, wyrównanego obszaru pamięci. Panel macierzy B pakowany jest prościej, bez transpozycji: każdy wiersz dwunasto-elementowego paska kopiowany jest jako trzy sąsiadujące odczyty i zapisy 256-bitowe, dokładnie w układzie, w jakim mikrojądro wczytuje go do trzech rejestrów wektorowych B . Wektorową transpozycję panelu A z listingu 5.9 stosuje równoległa ścieżka dyspozytora; pozostałe warianty (jednowątkowy, z funkcji wbudowanych oraz równoległe z osobnym i współdzielonym buforem B) wytwarzają identyczny układ bufora pakowaniem skalarnym.

Ścieżka dla małych macierzy. Dla zadań, w których najmniejszy z wymiarów M , N , K nie przekracza 96, koszt pakowania paneli oraz alokacji buforów pomocniczych staje się porównywalny z samym obliczeniem, trwającym wówczas rzędu mikrosekund. Szósty wariant wprowadza zatem osobną ścieżkę dla małych macierzy, która pomija pakowanie i alokację, działając tym samym mikrojądrem 4×12 wprost na macierzach przekazanych przez użytkownika. Eliminuje to narzut przygotowania danych, nieopłacalny przy tak krótkich obliczeniach.

Warianty równoległe z osobnym buforem B . Najprostszą drogą do zrównoleglenia

Listing 5.8: Mnożenie dwóch macierzy — pętla K mikrojądra 4×12 w assemblerze (składnia AT&T). Akumulatory `ymm4–ymm15` zerowane przed pętlą; w pętli trzy odczyty `B`, cztery powielenia `A`, dwanaście instrukcji FMA. Epilog (pominięty) stosuje `vmadd213pd`: $C = \alpha \cdot \text{acc} + C$

```

1  /* Przed petla: wyzerowanie 12 akumulatorow ymm4..ymm15 */
2  "vxorpd %%ymm4, %%ymm4, %%ymm4 \n"
3  /* ... ymm5 .. ymm14 ... */
4  "vxorpd %%ymm15, %%ymm15, %%ymm15 \n"
5
6  ".balign 32 \n"
7  "1: \n" /* poczatek petli po K */
8  "vmovapd 0(%[B]), %%ymm1 \n" /* 3 wektory B (12 kolumn) */
9  "vmovapd 32(%[B]), %%ymm2 \n"
10 "vmovapd 64(%[B]), %%ymm3 \n"
11 "vbroadcastsd 0(%[A]), %%ymm0 \n" /* powiel A[0] */
12 "vmadd231pd %%ymm1, %%ymm0, %%ymm4 \n"
13 "vmadd231pd %%ymm2, %%ymm0, %%ymm5 \n"
14 "vmadd231pd %%ymm3, %%ymm0, %%ymm6 \n"
15 "vbroadcastsd 8(%[A]), %%ymm0 \n" /* powiel A[1] */
16 "vmadd231pd %%ymm1, %%ymm0, %%ymm7 \n"
17 "vmadd231pd %%ymm2, %%ymm0, %%ymm8 \n"
18 "vmadd231pd %%ymm3, %%ymm0, %%ymm9 \n"
19 "vbroadcastsd 16(%[A]), %%ymm0 \n" /* powiel A[2] */
20 "vmadd231pd %%ymm1, %%ymm0, %%ymm10 \n"
21 "vmadd231pd %%ymm2, %%ymm0, %%ymm11 \n"
22 "vmadd231pd %%ymm3, %%ymm0, %%ymm12 \n"
23 "vbroadcastsd 24(%[A]), %%ymm0 \n" /* powiel A[3] */
24 "vmadd231pd %%ymm1, %%ymm0, %%ymm13 \n"
25 "vmadd231pd %%ymm2, %%ymm0, %%ymm14 \n"
26 "vmadd231pd %%ymm3, %%ymm0, %%ymm15 \n"
27 "addq $32, %[A] \n" /* nastepny wiersz A (4 elem.) */
28 "addq $96, %[B] \n" /* nastepny wiersz B (12 elem.) */
29 "decq %[k] \n"
30 "jnz 1b \n" /* powtorz, jesli K > 0 */

```

mnożenia jest podział wymiaru M (wierszy macierzy A i wyniku C) na rozłączne fragmenty między wątki za pomocą interfejsu OpenMP [39]; każdy wątek wykonuje wówczas pełną pięciopętlową procedurę na swoim fragmencie, w tym pakuje własny panel macierzy B do prywatnego bufora. Strategię tę zmierzono w dwóch odsłonach: najpierw dla przenośnego mikrojądra 6×8 (wariant równoległy mikrojądra 6×8 w tabeli 5.9), a następnie (jako siódmy wariant) dla dostrojonego mikrojądra 4×12 . Oba ujawniają jednak tę samą istotną wadę przy dużych macierzach: panel B zajmuje

Listing 5.9: Mnożenie dwóch macierzy — pakowanie panelu A przez transpozycję bloków 4×4 instrukcjami AVX2: cztery wiersze są przeplatane i permutowane tak, by mikrojądro czytało elementy A z ciągłej pamięci instrukcją `vbroadcastsd`

```

1  /* Pakowanie 4 wierszy A: transpozycja blokow 4x4 (MR_Z = 4). */
2  for (; k + 4 <= kc; k += 4) {
3      __m256d a0 = _mm256_loadu_pd(&r0[k]);    /* 4 wiersze A */
4      __m256d a1 = _mm256_loadu_pd(&r1[k]);
5      __m256d a2 = _mm256_loadu_pd(&r2[k]);
6      __m256d a3 = _mm256_loadu_pd(&r3[k]);
7      __m256d t0 = _mm256_unpacklo_pd(a0, a1);
8      __m256d t1 = _mm256_unpackhi_pd(a0, a1);
9      __m256d t2 = _mm256_unpacklo_pd(a2, a3);
10     __m256d t3 = _mm256_unpackhi_pd(a2, a3);
11     _mm256_store_pd(&dst[(k+0)*MR_Z],
12                    _mm256_permute2f128_pd(t0, t2, 0x20));
13     _mm256_store_pd(&dst[(k+1)*MR_Z],
14                    _mm256_permute2f128_pd(t1, t3, 0x20));
15     _mm256_store_pd(&dst[(k+2)*MR_Z],
16                    _mm256_permute2f128_pd(t0, t2, 0x31));
17     _mm256_store_pd(&dst[(k+3)*MR_Z],
18                    _mm256_permute2f128_pd(t1, t3, 0x31));
19 }

```

$K_C \cdot N_C \cdot 8 \approx 7,5$ MiB, a powielony przez sześć wątków daje łącznie około 45 MiB, o blisko 40% ponad pojemność współdzielonej pamięci podręcznej L3 (32 MiB), co prowadzi do wzajemnego wypierania paneli z tej pamięci i spadku wydajności.

Wariant ze współdzielonym buforem B . Ósmy wariant usuwa to powielenie, stosując rozwiązanie frameworku BLIS: panel macierzy B pakowany jest raz, do jednego bufora współdzielonego przez wszystkie wątki, a równoległość przenosi się na pętlę po blokach M_C (pętlę ic), tak że każdy wątek przetwarza inny blok wierszy macierzy A ze wspólnym panelem B . Prywatny dla wątku pozostaje jedynie bufor panelu macierzy A , znacznie mniejszy. Eliminuje to wielokrotną alokację i powielenie panelu B , usuwając przyczynę wypierania z pamięci podręcznej L3 przy dużych macierzach.

Dyspozytor zależny od rozmiaru. Dziewiąty wariant łączy poprzednie ścieżki w dyspozytor, który na podstawie kształtu zadania wybiera najwłaściwszą z nich: dla bardzo małych macierzy kieruje obliczenie na ścieżkę bez pakowania; gdy liczba bloków M_C jest mniejsza niż liczba wątków wraca do podziału wymiaru M ; w pozostałych przypadkach korzysta ze współdzielonego bufora B . Przy dostatecznie szerokim panelu macierzy B dyspozytor zrównolegla dodatkowo samo pakowanie tego panelu.

Algorytm Strassena. Ostatni wariant autorski realizuje schemat Strassena, który

zastępuje osiem mnożeń podmacierzy siedmioma kosztem dodatkowych dodawań. Zastosowano go na głębokości jednej: macierze dzieli się raz na ćwiartki, oblicza siedem iloczynów i rekonstruuje wynik, a każdy z siedmiu iloczynów wykonuje opisane wyżej jądro gęste. Rekurencja uruchamiana jest tylko wtedy, gdy wszystkie wymiary są parzyste i nie mniejsze niż próg `STRASSEN_MIN` równy 2048; w przeciwnym razie obliczenie schodzi wprost do jądra 4×12 . Ponieważ to jądro zakłada, że krok wiersza macierzy jest równy odpowiedniemu wymiarowi i nie przyjmuje osobnych parametrów kroku dla A , B i C , ćwiartki macierzy kopiowane są przed każdym wywołaniem do ciągłych buforów pomocniczych S_1 i S_2 , a wyniki cząstkowe gromadzi się w dodatkowym buforze. Przebiegi dodawania i odejmowania podmacierzy (składające sumy ćwiartek i rekonstruujące wynik) zrównoleglono za pomocą OpenMP po wymiarze wierszy [39].

Biblioteki referencyjne. Jako odniesienie posłużyły dwie biblioteki opisane w podrozdziale 3.2: OpenBLAS [49], wywoływana przez interfejs C funkcją `cblas_dgemm` z układem wierszowym macierzy, oraz AOCL-BLAS [1], wywoływana przez interfejs Fortranu funkcją `dgemm_`. Ponieważ Fortran posługuje się układem kolumnowym, mnożenie macierzy przechowywanych wierszowo realizuje się w AOCL-BLAS przez przekazanie argumentów w zamienionej kolejności i z przestawionymi wymiarami co odpowiada temu samemu mnożeniu w układzie wierszowym.

5.6 Splot

Rozważa się splot pojedynczej próbki, o kroku jednostkowym i bez wypełnienia, w pojedynczej precyzji: dla wejścia X o C_{in} kanałach i wymiarach $H \times W$ oraz C_{out} jąder o wymiarach $K_H \times K_W$ powstaje wynik Y o C_{out} kanałach i wymiarach $O_H \times O_W$, gdzie $O_H = H - K_H + 1$ oraz $O_W = W - K_W + 1$. Algorytm wykonuje $C_{out}O_HO_WC_{in}K_HK_W$ operacji mnożenia z akumulacją, czyli $2C_{out}O_HO_WC_{in}K_HK_W$ działań zmiennoprzecinkowych. Operacja ma, podobnie jak mnożenie macierzy, wysoką intensywność operacyjną i jest ograniczona mocą obliczeniową. Implementacje zmierzono dla dwunastu ustawień obejmujących typowe kształty warstw splotowych, od małych wejść o wielu kanałach po duże wejścia o niewielkim oknie, a także obrazy wejściowe o trzech kanałach, typowych dla formatu RGB, z pojedynczą klatką w rozdzielczości 1920×1080 włącznie (tabela 5.10); operację zaimplementowano w wariantach o narastającym stopniu optymalizacji, zestawionych wraz z dodawanymi technikami w tabeli 5.11, i porównano z dwiema bibliotekami referencyjnymi.

Implementacja naiwna (sześć pętli). Punktem odniesienia jest bezpośrednie odwzorowanie wzoru splotu na sześć zagnieżdżonych pętli po kanałach wyjścia, obu wymiarach przestrzennych wyniku, kanałach wejścia oraz obu wymiarach okna jądra z pojedynczym mnożeniem z akumulacją w środku. Implementacja ta nie wymaga żąd-

Tabela 5.9: Implementacje mnożenia dwóch macierzy oraz techniki optymalizacji dodawane w kolejnych wariantach

Implementacja	Dodana technika optymalizacji
naiwna (trzy pętle)	akumulacja skalarna w kolejności $i-j-k$; punkt odniesienia
zmiana kolejności pętli (i-k-j)	dostęp jednostkowy w pętli wewnętrznej; wektoryzowalna; element A wyniesiony przed pętlę
+ blokowanie pamięci podręcznej	kafelkowanie podmacierzy do rozmiarów pamięci podręcznej
pakowanie i mikrojądro 6×8	anatomia 5 pętli Goto/BLIS; pakowanie A i B ; rejestrowe mikrojądro 6×8 (kafelek domysłny BLIS)
mikrojądro 4×12 (pętla K w assemblerze)	kafelek optymalny dla Zen 3 (16 YMM); assembler wstawiany zapobiega przepełnianiu
mikrojądro 4×12 (funkcje wbudowane)	ten sam kafelek bez assemblera; wariant odniesienia do pomiaru kosztu przepełniania
ścieżka dla małych macierzy	pominięcie pakowania i alokacji
wariant równoległy mikrojądra 6×8	OpenMP, podział wymiaru M ; mikrojądro 6×8 ; bufor B osobny dla wątku
wariant równoległy z osobnym buforem B	OpenMP, podział wymiaru M ; mikrojądro 4×12 ; bufor B osobny dla wątku
+ współdzielony bufor B	jeden bufor B (raz spakowany), równoległość po pętli i c (bloki M_C)
dyspozytor zależny od rozmiaru algorytm Strassena	wyбір ścieżki zależnie od kształtu zadania
OpenBLAS / AOCL-BLAS	7 mnożeń zamiast 8 (głębokość 1; próg 2048)
	biblioteki referencyjne (cblas_dgemm / dgemm_)

nej pamięci pomocniczej poza tablicą wyniku i stanowi obliczenie referencyjne dla pozostałych wariantów.

Zmiana kolejności pętli. Drugi wariant zmienia kolejność zagnieżdżenia na $oc-ic-kh-kw-oh-ow$, pozostawiając ten sam zbiór działań. Waga $W_{oc,ic,kh,kw}$ jest wówczas niezmiennikiem dwóch najbardziej wewnętrznych pętli (po oh i ow), więc można ją wynieść przed nie i wczytać tylko raz, a dostęp do wiersza wejścia X oraz wiersza wyniku Y wzdłuż wskaźnika ow staje się ciągły. Jest to ta sama transformacja kolejności pętli co w mnożeniu macierzy: ciągły dostęp w pętli wewnętrznej poprawia lokalność

Tabela 5.10: Ustawienia pomiarowe splotu: liczba kanałów wejścia, wymiary przestrzenne wejścia, rozmiar jądra, liczba kanałów wyjścia oraz ścieżka wybierana przez dyspozytor zależny od kształtu jądra. Dane przechowywane są w liczbach pojedynczej precyzji

Ustawienie	C_{in} , $H \times W$, jądro, C_{out}	Ścieżka dyspozytora
tiny	16, 32×32 , jądro 3×3 , 16	NCHWc8
small	64, 56×56 , jądro 3×3 , 64	Winograd
mid	128, 28×28 , jądro 3×3 , 128	Winograd
large	256, 14×14 , jądro 3×3 , 256	NCHWc8
xlarge	512, 14×14 , jądro 3×3 , 512	NCHWc8
pointwise	128, 56×56 , jądro 1×1 , 128	splot $1 \times 1 \rightarrow$ SGEMM
kernel5	32, 64×64 , jądro 5×5 , 32	NCHWc8
kernel7	64, 112×112 , jądro 7×7 , 64	NCHWc8
rgb3x3	3, 224×224 , jądro 3×3 , 64	bezpośrednie (blok oc)
rgb5x5	3, 128×128 , jądro 5×5 , 32	bezpośrednie (blok oc)
rgb7x7	3, 120×120 , jądro 7×7 , 64	bezpośrednie (blok oc)
rgb_fhd	3, 1080×1920 , jądro 3×3 , 64	bezpośrednie (blok oc)

przestrzenną i otwiera ją na wektoryzację (rozdział 2).

Blokowanie pamięci podręcznej. Trzeci wariant stosuje kafelkowanie po kanałach wyjścia, wierszach wyjścia oraz kanałach wejścia, analogicznie do blokowania opisanego dla mnożenia macierzy (podrozdział 5.5): bloki dobiera się tak, aby przetwarzane podtensory wejścia, wag i wyniku mieściły się w pamięci podręcznej na czas ich wielokrotnego wykorzystania. Wewnątrz bloku pracuje kolejność pętli z poprzedniego wariantu.

Mikrojądro bezpośrednio z pakowaniem. Czwarty wariant otacza obliczenie rejestrowym mikrojądrem, analogicznie do mnożenia macierzy. Wagi są wcześniej przepakowane tak, aby kanał wyjścia stał się wymiarem najgłębszym, co umożliwia ich ciągły, wyrównany odczyt; okna wejścia kopiowane są do ciągłego bufora pomocniczego. Mikrojądro oblicza kafelek wyniku obejmujący 16 sąsiednich pozycji przestrzennych dla 6 kanałów wyjścia, utrzymując dwanaście akumulatorów w rejestrach wektorowych (po dwa 256-bitowe rejestry na każdy z sześciu kanałów wyjścia, łącznie 96 wartości wyniku). W każdym kroku po wskaźniku (ic, kh, kw) wczytuje dwa rejestry wejścia (16 pozycji przestrzennych), powiela sześć wartości wag (po jednej na kanał wyjścia) i wykonuje dwanaście instrukcji FMA.

Wariant równoległy z OpenMP. Piąty wariant zrównolegla mikrojądro bezpośrednio za pomocą interfejsu OpenMP [39], dzieląc kanały wyjścia na rozłączne fragmenty między wątki; każdy wątek wykonuje obliczenie wraz z pakowaniem dla swojego zakresu kanałów wyjścia.

Układ blokowy NCHWc8. Szósty wariant przyjmuje blokowany układ danych NCHWc opisany w podrozdziale 4.2, z czynnikiem blokowania kanałów $C_b = 8$ równym szerokości pasa 256-bitowego rejestru YMM dla liczb pojedynczej precyzji [20, 38]. Wejście, wagi i wynik przepisuje się do układu, w którym blok ośmiu kanałów leży ciągle w pamięci, dzięki czemu pojedynczy rejestr wektorowy obejmuje cały blok kanałów. Mikrojądro oblicza kafelek 6 pozycji $ow \times 8$ kanałów wyjścia, utrzymując sześć akumulatorów (po jednym na pozycję ow). W pętli po kanale wejścia wczytuje jeden rejestr wag (osiem kanałów wyjścia dla danego kanału wejścia), powiela sześć wartości wejścia (po jednej na pozycję ow) i wykonuje sześć instrukcji FMA (listing 5.10). Aktywnych jest wówczas osiem rejestrów YMM (sześć akumulatorów, jeden rejestr wag i jeden rejestr powielenia wejścia), co pozostawia zapas połowy pliku rejestrów dla planisty wykonania poza kolejnością (ang. *out-of-order*). Tak zorganizowany układ blokowy kanałów stosują nowoczesne biblioteki splotu na procesorach ogólnego przeznaczenia (podrozdział 4.2) [20, 38]. Gdy liczba kanałów wejścia lub wyjścia nie jest wielokrotnością czynnika blokowania $C_b = 8$, jak w ustawieniach o trzech kanałach wejścia (`rgb3x3`, `rgb5x5`, `rgb7x7`, `rgb_fhd`), pełny blok kanałów nie powstaje, więc wariant ten zawraca do opisanego niżej mikrojądra bezpośredniego blokowanego po kanałach wyjścia.

Mikrojądro bezpośrednio blokowane po kanałach wyjścia. Dla wejść o małej liczbie kanałów (typowych w pierwszej warstwie sieci, gdzie $C_{in} = 3$ dla obrazu w formacie RGB) obie powyższe ścieżki zawodzą: układ blokowy NCHWc8 nie utworzy pełnego bloku kanałów wejścia, a algorytm Winograda degeneruje się, gdyż wymiarem wspólnym jego mnożeń macierzy staje się samo C_{in} (skrajnie chude mnożenia, bez reużycia po tym wymiarze). Wariant ten odwraca zatem rolę kanałów: wektoryzuje obliczenia po kanałach wyjścia (osiem kanałów wyjścia w jednym rejestrze YMM, gdyż C_{out} jest wielokrotnością ośmiu), a kanały wejścia przebiega zwykłą, krótką pętlą redukcji — bez blokowania i bez dopełniania zerami. Wejście pozostaje w układzie NCHW i jest jedynie powielane (ang. *broadcast*), a wagi oraz wynik blokowane są po kanale wyjścia, z tanim przepisaniem wyniku do układu NCHW na końcu. Mikrojądro oblicza kafelek ośmiu kanałów wyjścia na sześć pozycji wyjścia, utrzymując sześć akumulatorów; aktywnych jest wówczas osiem rejestrów YMM, a więc bez przepełnienia. Wariant ten nie występuje w zestawieniu wyników jako osobny wiersz — jego wydajność ujawnia się poprzez dyspozytor w ustawieniach o trzech kanałach (`rgb3x3`, `rgb5x5`, `rgb7x7`, `rgb_fhd`), do których jest kierowany, oraz jako ścieżka zastępcza układu NCHWc8 (wiersz NCHWc8 dla tych ustawień zawiera w istocie jego wynik).

Splot 1×1 jako mnożenie macierzy. Siódmy wariant obejmuje przypadek jądra o wymiarach 1×1 (splot punktowy). Dla takiego jądra splot sprowadza się do czystego mnożenia macierzy w pojedynczej precyzji (SGEMM) bez kosztownego rozwi-

Listing 5.10: Splot — pętla wewnętrzna mikrojądra w układzie NCHWc8: jeden rejestr wag wv (osiem kanałów wyjścia), sześć powoleń wartości wejścia (po jednej na pozycję ow) i sześć instrukcji FMA do sześciu akumulatorów $c0$ – $c5$ w każdym kroku po kanale wejścia

```

1  /* Xb -> blok 8 kanałow wejścia dla pozycji (oh+kh, ow+kw); */
2  /* Wp -> blok 8 kanałow wyjścia dla danego (ic-blok, kh, kw). */
3  /* c0..c5 -> 6 akumulatorów, po jednym na pozycje ow. */
4  for (int ci = 0; ci < CB; ci++) {                               /* CB = 8 */
5      __m256 wv = _mm256_loadu_ps(&Wp[ci*CB]); /* wagi: 8 oc */
6      c0 = _mm256_fmadd_ps(wv, _mm256_broadcast_ss(&Xb[0*CB+ci]), c0);
7      c1 = _mm256_fmadd_ps(wv, _mm256_broadcast_ss(&Xb[1*CB+ci]), c1);
8      c2 = _mm256_fmadd_ps(wv, _mm256_broadcast_ss(&Xb[2*CB+ci]), c2);
9      c3 = _mm256_fmadd_ps(wv, _mm256_broadcast_ss(&Xb[3*CB+ci]), c3);
10     c4 = _mm256_fmadd_ps(wv, _mm256_broadcast_ss(&Xb[4*CB+ci]), c4);
11     c5 = _mm256_fmadd_ps(wv, _mm256_broadcast_ss(&Xb[5*CB+ci]), c5);
12 }

```

jania $im2col$ (podrozdział 4.3.2): wejście jest już ułożone jako macierz o wymiarach $C_{in} \times (O_H O_W)$, a wagi jako macierz $C_{out} \times C_{in}$, więc pojedyncze mnożenie tych macierzy daje wprost wynik [44]. Obliczenie kieruje się zatem bezpośrednio do funkcji `cblas_sgemv`.

Algorytm Winograda $F(2 \times 2, 3 \times 3)$. Ósmy wariant realizuje algorytm minimalnego filtrowania opisany w podrozdziale 4.4, stosowany dla jąder o wymiarach 3×3 [32]. Obliczenie przebiega w czterech krokach: jednorazowej transformacji filtra, transformacji kafelków wejścia, zebraniu iloczynów punktowych w pakiet szesnastu mnożeń macierzy (po jednym na każdą z 4×4 pozycji kafelka transformaty, wykonywanych funkcją `cblas_sgemv`) oraz transformacji wyjściowej $Y_{2 \times 2} = A^T M A$ dla każdego kafelka (listing 5.11). Transformaty wejścia i wyjścia sprowadzają się do samych dodawań i odejmowań, gdyż macierze przekształceń B^T oraz A^T mają wpisy w zbiorze $\{-1, 0, 1\}$ (macierze przekształceń podano w podrozdziale 4.4). Algorytm zmniejsza liczbę mnożeń względem splotu bezpośredniego kosztem dodatkowych dodawań w transformacjach.

Dyspozytor zależny od kształtu jądra. Dziewiąty wariant łączy poprzednie ścieżki w dyspozytor, który na podstawie kształtu zadania wybiera najwłaściwszą metodę: jądro 1×1 kieruje na ścieżkę splotu punktowego jako SGEMM; wejścia o małej liczbie kanałów ($C_{in} < 8$, na przykład obraz RGB) — na opisane wyżej mikrojądro bezpośrednie blokowane po kanałach wyjścia; jądro 3×3 o parzystych wymiarach wyniku — na algorytm Winograda, lecz tylko gdy jest on opłacalny, to jest gdy liczba kafelków transformaty $(O_H/2)(O_W/2)$ wynosi co najmniej 64, a mniejszy z wymiarów kanałowych $\min(C_{in}, C_{out})$ jest nie mniejszy niż 32 — w przeciwnym razie wsadowe mnożenia

Listing 5.11: Splot — transformata wyjściowa algorytmu Winograda $F(2 \times 2, 3 \times 3)$: obliczenie kafelka wyniku 2×2 jako $Y = A^T m A$ przez same dodawania i odejmowania (tablica pośrednia $t[2][4]$ realizuje $A^T m$, a pętla po wierszach mnożenie przez A)

```

1  /* Wejście: kafelek transformaty m[4][4]. */
2  /* Wyjście: kafelek wyniku y[2][2] = A^T m A (same +/-). */
3  static inline void wino_output_transform(const float m[4][4],
4                                           float y[2][2]) {
5      float t[2][4];                      /* t = A^T m */
6      for (int j = 0; j < 4; j++) {
7          t[0][j] = m[0][j] + m[1][j] + m[2][j];
8          t[1][j] = m[1][j] - m[2][j] - m[3][j];
9      }
10     for (int i = 0; i < 2; i++) { /* y = t A */
11         y[i][0] = t[i][0] + t[i][1] + t[i][2];
12         y[i][1] = t[i][1] - t[i][2] - t[i][3];
13     }
14 }

```

Winograda stają się zbyt chude i szybszy okazuje się układ blokowy NCHWc8 (rozdział poświęcony wynikom); pozostałe kształty jądra (na przykład 5×5 czy 7×7) — na układ blokowy NCHWc8. Progi te dobrano empirycznie z krzywej skrzyżowania wydajności obu metod na procesorze docelowym. Zrównoleglenie OpenMP umieszczone jest wewnątrz wybranej ścieżki.

Biblioteki referencyjne. Jako odniesienie posłużyły realizacje referencyjne łączące rozwinięcie `im2col` z mnożeniem macierzy w pojedynczej precyzji (podrozdział 4.3.2), w których procedurę SGEMM wykonuje biblioteka OpenBLAS [7, 49] albo AOCL-BLAS [1].

Tabela 5.11: Implementacje splotu oraz techniki optymalizacji dodawane w kolejnych wariantach

Implementacja	Dodana technika optymalizacji
naiwna (sześć pętli)	bezpośrednie odwzorowanie wzoru splotu; punkt odniesienia
zmiana kolejności pętli	kolejność <i>oc-ic-kh-kw-oh-ow</i> ; waga wyniesienia; ciągły dostęp wzdłuż <i>ow</i>
+ blokowanie pamięci podręcznej	kafelkowanie kanałów wejścia, kanałów wyjścia i wierszy wyniku
mikrojądro bezpośrednio z pakowaniem	przepakowanie wag; mikrojądro 6 kanałów wyjścia $\times$ 16 pozycji; 12 instrukcji FMA na krok
+ OpenMP	zrównoleglenie po kanałach wyjścia
układ blokowy NCHWc8	blok kanałów $C_b = 8$ (pas YMM); mikrojądro 6 pozycji <i>ow</i> $\times$ 8 kanałów wyjścia; 6 instrukcji FMA na krok
mikrojądro bezpośrednio, blok kanałów wyjścia (mały C_{in})	wektoryzacja po kanałach wyjścia (8 na rejestr YMM); C_{in} jako krótka redukcja, bez blokowania kanałów i dopełniania
splot 1×1 jako SGEMM	splot punktowy = czysty SGEMM bez im2col
Winograd $F(2 \times 2, 3 \times 3)$	minimalne filtrowanie; transformaty + pakiet 16 mnożeń SGEMM
dyspozytor zależny od kształtu jądra	$1 \times 1 \rightarrow$ SGEMM; mały $C_{in} \rightarrow$ blok kanałów wyjścia; $3 \times 3 \rightarrow$ Winograd (gdy opłacalny) lub NCHWc8; pozostałe $\rightarrow$ NCHWc8
im2col + OpenBLAS / AOCL-BLAS	biblioteki referencyjne (im2col + SGEMM)

Rozdział 6

Wyniki pomiarów i ich analiza

Niniejszy rozdział przedstawia wyniki pomiarów autorskich implementacji czterech operacji opisanych w poprzednim rozdziale. Dla każdej operacji prześledzono, jak kolejne techniki optymalizacji przekładają się na osiąganą wydajność, jak zmienia się ona wraz z przekraczaniem pojemności kolejnych poziomów pamięci podręcznej oraz jak autorskie implementacje wypadają na tle dojrzałych bibliotek referencyjnych.

6.1 Uwagi wstępne

Wszystkie wyniki wyrażono w miliardach operacji zmiennoprzecinkowych na sekundę (GFLOPS) jako medianę z kilku przebiegów pomiarowych, zgodnie z protokołem opisanym w podrozdziale 5.2. Tryb jednowątkowy izoluje jakość samego jądra obliczeniowego (wektoryzację, organizację pętli i wykorzystanie rejestrów) od zagadnień skalowania równoległego, dlatego analizę każdej operacji prowadzi się przede wszystkim dla niego, a tryb sześciowątkowy omawia jako jego uzupełnienie. W tabelach zebrano wyniki wszystkich autorskich wariantów oraz bibliotek referencyjnych dla obu trybów; w tekście, dla zwięzłości, zestawia się zwykle najlepszy wariant autorski z biblioteką.

Dwa oznaczenia stosowane w tabelach wymagają objaśnienia. Symbol „—” oznacza pomiar pominięty: protokół pomiarowy odrzuca przed wykonaniem te przypadki, których przewidywany czas pojedynczego wywołania przekracza dwadzieścia sekund (podrozdział 5.2). Dotyczy to najwolniejszych wariantów na największych danych: na przykład naiwnego mnożenia macierzy w ustawieniu `large`. Z kolei dla najkosztowniej- szych ustawień, w których protokół ogranicza liczbę przebiegów do jednego, odchylenie wyników jest z konstrukcji zerowe; nie świadczy ono wówczas o idealnej powtarzalności, lecz wynika z ograniczenia liczby przebiegów dla długo trwających wywołań.

Analiza odwołuje się wielokrotnie do pułapów wydajności procesora docelowego, wyznaczonych w podrozdziale 5.1 (tabela 5.1).

Tabela 6.1: Iloczyn skalarny — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokołów redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla czterech ustawień odpowiadających kolejnym poziomom hierarchii pamięci (tabela 5.2)

Implementacja	L1d		L2		L3		DRAM	
	1T	6T	1T	6T	1T	6T	1T	6T
naiwna (skalarna)	3,0	3,0	2,9	2,9	2,8	2,8	2,8	2,8
wektoryzacja AVX2 (1 akumul.)	10,0	10,0	8,9	8,6	8,2	8,0	5,4	5,4
wektoryzacja AVX2 (8 akumul.)	34,1	34,2	16,3	14,6	12,1	10,8	5,4	5,4
zrównoleglenie OpenMP	5,8	4,5	13,7	44,3	12,1	44,3	5,4	4,7
OpenBLAS	31,8	31,8	16,2	38,9	12,2	44,2	5,4	4,7
AOCL-BLAS	30,7	30,8	16,2	41,4	12,1	43,5	5,4	4,7

Strukturę dalszej analizy wyznacza intensywność operacyjna operacji (podrozdział 3.1). Iloczyn skalarny oraz mnożenie macierzy przez wektor mają niską, stałą intensywność operacyjną i są ograniczone przepustowością pamięci; ich wyniki interpretuje się więc w odniesieniu do modelu roofline, w którym osiągalną wydajność wyznacza skośny pułap przepustowości właściwego poziomu pamięci. Mnożenie dwóch macierzy oraz splot mają z kolei wysoką intensywność operacyjną, rosnącą wraz z rozmiarem zadania, i są ograniczone mocą obliczeniową; dla nich model roofline nie wnosi istotnych informacji. Zgodnie z tym podziałem najpierw omówiono dwie operacje ograniczone przepustowością pamięci, a następnie dwie ograniczone mocą obliczeniową.

6.2 Iloczyn skalarny


Iloczyn skalarny ma najniższą intensywność operacyjną spośród badanych operacji: wyznaczona w podrozdziale 3.3.1 wynosi ona 0,125 działania na bajt. Operacja jest więc silnie ograniczona przepustowością pamięci, a jej wyniki najlepiej interpretować w odniesieniu do modelu roofline: dla ustalonej intensywności osiągalną wydajność wyznacza skośny pułap przepustowości tego poziomu pamięci, w którym mieści się zbiór roboczy. Wyniki dla czterech ustawień, po jednym na każdy poziom hierarchii pamięci (tabela 5.2), zestawiono w tabeli 6.1, a ich położenie względem pułapów roofline przedstawia rysunek 6.1.

Analizę rozpoczniemy od trybu jednowątkowego i danych mieszczących się w pamięci podręcznej L1d (ustawienie `l1_fit`). Kolejne warianty optymalizacji tworzą tu wyraźną drabinę wydajności: naiwna pętla skalarna osiąga 3,0 GFLOPS, jej wektoryzacja z jednym akumulatorem — 10,0 GFLOPS (czterokrotne przetwarzanie wynikające z szerokości rejestru YMM), a wariant z ośmioma niezależnymi akumulato-

rami — 34,1 GFLOPS. Wynik wariantu jednoakumulatorowego w pamięci L1d (10,0 GFLOPS) zasługuje na komentarz, gdyż przekracza teoretyczny pułap pojedynczego łańcucha zależności FMA przy 4,4 GHz ($8/4 \cdot 4,4 \approx 8,8$ GFLOPS) — wartość, którą ten sam wariant osiąga niemal dokładnie w pamięci L2. Deasemblacja jądra (kompilatorem z flagami projektu) potwierdza, że pętlę rozwinięto ośmiokrotnie, lecz wszystkie instrukcje `vmadd231pd` akumulują do jednego rejestru — w obrębie pojedynczego wywołania pozostaje więc jeden łańcuch zależności, którego czterocyklowa latencja zostawia jednostkę FMA bezczynną przez trzy z czterech cykli. Pętla pomiarowa wykonuje jednak wiele następujących po sobie, wzajemnie niezależnych wywołań jądra; gdy dane rezydują w L1d, wykonanie poza kolejnością przeplata kolejne wywołania i wypełnia ich niezależnymi operacjami FMA owe wolne cykle, przez co zmierzona przepustowość nieznacznie przewyższa pułap pojedynczego łańcucha. Gdy zbiór roboczy opuszcza L1d, latencja odczytów wypełnia okno wykonania poza kolejnością, przeplot zanika i wynik wraca do pułapu jednego łańcucha (8,9 GFLOPS w pamięci L2, wobec pułapu 8,8). Ten ostatni skok, ponad trzykrotny względem wariantu jednoakumulatorowego, jest skutkiem ukrycia czterocyklowego opóźnienia operacji FMA: osiem niezależnych łańcuchów dostarcza dokładnie tyle operacji w locie, ile potrzeba, by nasycić dwie jednostki FMA mikroarchitektury Zen 3. Wynik 34,1 GFLOPS odpowiada około 97% teoretycznego pułapu przepustowości L1d dla tej intensywności ($281,6 \cdot 0,125 \approx 35,2$ GFLOPS) — wariant ośmioakumulatorowy zbliża się więc do skośnego pułapu rooﬂine (rysunek 6.1). Przewyższa przy tym obie biblioteki referencyjne: OpenBLAS osiąga 31,8, a AOCL-BLAS 30,7 GFLOPS. Niewielką przewagę nad bibliotekami można w tym reżimie przypisać prawdopodobnie kosztowi dynamicznego doboru jądra oraz samego wejścia do procedury bibliotecznej, odczuwalnemu przy tak krótkich, mikrosekundowych wywołaniach; jest to jednak hipoteza, której nie zweryfikowano bezpośrednim pomiarem narzutu.

Razem z tym jak zbiór roboczy przestaje mieścić się w L1d, wiążącym ograniczeniem staje się przepustowość kolejnych, wolniejszych poziomów pamięci. W ustawieniu `l2_fit` wariant ośmioakumulatorowy osiąga 16,3 GFLOPS, około 93% pułapu L2 dla tej intensywności ($140,8 \cdot 0,125 \approx 17,6$ GFLOPS), a w ustawieniu `l3_fit` 12,1 GFLOPS, czyli około 91% pułapu L3 ($106 \cdot 0,125 \approx 13,3$ GFLOPS). Na tych poziomach wszystkie szybkie warianty oraz obie biblioteki dają zbliżone wyniki, co potwierdza, że o wydajności nie decyduje już organizacja obliczeń, lecz przepustowość pamięci.


Najwyraźniej zachowanie operacji ograniczonej przepustowością ujawnia się dla danych w pamięci operacyjnej (ustawienie `dram`). Wszystkie zwektoryzowane warianty (niezależnie od liczby akumulatorów) zbiegają do około 5,4 GFLOPS, czyli do wartości wyznaczonej przez zmierzoną w podrozdziale 5.1 osiągalną przepustowość odczytu z pamięci operacyjnej (około 42 GB/s, co przy tej intensywności daje $42 \cdot 0,125 \approx 5,3$



Rysunek 6.1: Model roofline dla iloczynu skalarnego (tryb jednowątkowy): punkty pomiarowe najlepszego wariantu autorskiego oraz biblioteki OpenBLAS dla czterech ustawień, naniezione przy stałej intensywności operacyjnej 0,125 działania na bajt na tle skośnych pułapów przepustowości kolejnych poziomów pamięci oraz poziomego pułapu szczytowej mocy obliczeniowej. Wariant autorski trafia w pułap przepustowości poziomu, w którym mieści się zbiór roboczy

GFLOPS). Skośną prostą poziomu DRAM na rysunku 6.1 wykreślono dla teoretycznego pułapu przepustowości modułów (51,2 GB/s), wobec czego punkty pamięci operacyjnej leżą wyraźnie poniżej niej (5,4 wobec 6,4 GFLOPS) — zgodnie ze zmierzoną na maszynie osiągalną przepustowością odczytu (42 GB/s), niższą od nominalnej. Przewaga wariantu ośmioakumulatorowego, rozstrzygająca w pamięci podręcznej, tu całkowicie zanika: technika wielu łańcuchów ukrywa opóźnienie jednostek obliczeniowych, lecz nie zwiększa przepustowości pamięci, która jest tu czynnikiem wiążącym. Jedynie naiwna pętla skalarna pozostaje wolniejsza (2,8 GFLOPS), pozbawiona wektoryzacji, jest ograniczona opóźnieniem własnego łańcucha zależności. Zbieżność wszystkich szybkich wariantów do wspólnego pułapu na każdym poziomie pamięci jest istotą zachowania operacji ograniczonej przepustowością; ilustruje ją rysunek 6.2, na którym wydajność najlepszego wariantu opada schodkowo wraz ze wzrostem zbioru roboczego, za każdym razem gdy przekracza on pojemność kolejnego poziomu pamięci podręcznej.

Tryb sześciowątkowy (kolumny 6T w tabeli 6.1; rysunek 6.3) pokazuje wnioski płynące z modelu roofline od drugiej strony. Zrównoleglenie przynosi zysk wyłącznie tam, gdzie wraz z liczbą rdzeni rośnie dostępne sumaryczne pasmo pamięci podręcznej. W ustawieniach 12_fit oraz 13_fit wariant OpenMP skacze z około 12–14 GFLOPS jednowątkowo do około 44 GFLOPS — każdy rdzeń dysponuje bowiem własną pamięcią podręczną L2, a współdzielona L3 oferuje sumarycznie znacznie wyższe pasmo




Rysunek 6.2: Iloczyn skalarny: wydajność najlepszego wariantu autorskiego oraz bibliotek OpenBLAS i AOCL-BLAS w funkcji rozmiaru zbioru roboczego (tryb jednowątkowy). Pionowe pasy odpowiadają pojemnościom kolejnych poziomów pamięci; wydajność opada schodkowo przy każdym przekroczeniu pojemności poziomu pamięci podręcznej

niż widziane przez pojedynczy rdzeń. Natomiast w ustawieniu `l1_fit` (dane i tak prywatne dla rdzenia) oraz `dram` (wspólne, nasycone już przez jeden rdzeń pasmo pamięci operacyjnej) zrównoleglenie nie pomaga; w pamięci operacyjnej wynik jest wręcz nieco gorszy (4,7 GFLOPS), gdyż do nasyconego pasma dochodzi narzut koordynacji wątków. Biblioteki referencyjne zachowują się analogicznie, osiągając w L2 i L3 około 39–44 GFLOPS. Z modelu roofline płynie zatem ogólny wniosek: zrównoleglenie podnosi osiągalny pułap tylko wtedy, gdy operacja korzysta z sumarycznego pasma pamięci podręcznej, a nie ze wspólnego, nasycalnego pasma pamięci operacyjnej.

6.3 Mnożenie macierzy przez wektor

Mnożenie macierzy przez wektor jest (podobnie jak iloczyn skalarny) operacją ograniczoną przepustowością pamięci. Jej intensywność operacyjną wyznaczono w podrozdziale 3.3.2: wynosi ona 0,25 działania na bajt i jest w praktyce stała, gdyż każdy element macierzy A odczytywany jest dokładnie raz. Wyniki dla sześciu ustawień (tabela 5.4) zestawiono w tabeli 6.2, a położenie najlepszego wariantu względem pułapów roofline przedstawia rysunek 6.4 (dla czytelności pominięto na nim ustawienia `wide` i `tall`, o niemal tej samej intensywności co `medium` i `large`).

W trybie jednowątkowym, dla najmniejszej macierzy mieszczącej się w pamięci podręcznej L1d (ustawienie `tiny`), kolejne warianty układają się w analogiczną gradację wydajności: od naiwnej pętli skalarniej (5,0 GFLOPS), przez wektoryzację AVX2



Rysunek 6.3: Iloczyn skalarny: najlepszy wariant autorski na tle bibliotek referencyjnych w czterech ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskimi podają wydajność oraz przyspieszenie względem OpenBLAS


(28,3 GFLOPS), aż po jądro FMA przetwarzające cztery wiersze naraz z reużyciem wektora $\mathbf{x}$ (38,0 GFLOPS) oraz jego wariant z podwójnymi akumulatorami, dający osiem niezależnych łańcuchów FMA — 41,6 GFLOPS. Jawny prefetch programowy nie przynosi tu poprawy (26,9 GFLOPS), gdyż dane i tak rezydują już w pamięci podręcznej. Mimo niewielkiego rozmiaru macierzy najlepszy wariant autorski przewyższa obie biblioteki referencyjne (OpenBLAS 29,6, AOCL-BLAS 33,0 GFLOPS):

Tabela 6.2: Mnożenie macierzy przez wektor — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokołów redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla sześciu ustawień (tabela 5.4). Techniki kolejnych wariantów opisano w tabeli 5.5

Implementacja	tiny		small		medium		large		wide		tall	
	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T
naiwna (skalar-na)	5,0	5,0	3,7	3,7	3,1	3,1	2,8	2,8	3,0	3,0	3,7	3,7
wektoryzacja	28,3	28,3	23,0	22,4	19,9	19,7	10,1	10,0	16,0	16,5	22,5	22,5
AVX2												
+ prefetch	26,9	27,0	21,9	22,0	19,5	19,4	10,3	10,3	15,5	16,0	22,3	22,3
gramowy												
jądro FMA, blok. 4-wierszowe	38,0	37,8	25,0	24,5	23,0	22,9	13,1	12,7	22,9	23,2	22,6	22,9
+ podwójne akumulatory	41,6	41,1	26,0	26,4	23,2	23,1	13,1	13,0	23,3	23,6	23,7	23,5
+ blokowanie cache	35,8	35,5	25,2	24,5	19,2	20,2	8,5	8,2	15,6	16,4	22,4	22,8
zrównoleglenie	40,4	40,1	23,0	20,9	22,8	101,3	13,1	12,7	22,7	104,3	23,3	103,8
OpenMP												
OpenBLAS	29,6	30,3	23,2	24,0	22,8	100,7	11,7	8,9	23,2	92,5	21,9	98,8
AOCL-BLAS	33,0	34,5	21,2	25,5	23,9	103,9	12,4	7,6	17,8	75,1	23,1	104,2

dla małych zadań w wyniku bibliotek znaczący udział ma stały narzut wywołania procedury. Osiągniętych 41,6 GFLOPS pozostaje przy tym wyraźnie poniżej pułapu przepustowości L1d dla tej intensywności ($281,6 \cdot 0,25 \approx 70,4$ GFLOPS) — przy krótkich, 64-elementowych wierszach wiążącym ograniczeniem nie jest pasmo pamięci, lecz narzut redukcji poziomych i pętli resztkowych przypadający na każdy wiersz (rysunek 6.4).

W miarę wzrostu macierzy wydajność najlepszego wariantu opada wraz z przechodzeniem do coraz wolniejszych poziomów pamięci (rysunek 6.5): w ustawieniu **medium** (macierz w pamięci podręcznej L3) wariant z podwójnymi akumulatorami osiąga 23,2 GFLOPS, czyli około 87% pułapu L3 dla tej intensywności ($106 \cdot 0,25 \approx 26,5$ GFLOPS). Decydujące jest jednak ustawienie **large**, w którym macierz o objętości 128 MiB rezyduje w pamięci operacyjnej: warianty z reużyciem wektora **x** osiągają tu 13,1 GFLOPS. Wartość ta odpowiada ruchowi danych około 52,4 GB/s, a więc nieznacznie przekracza zarówno teoretyczny pułap modułów DDR4-3200 ($51,2 \cdot 0,25 \approx 12,8$ GFLOPS), jak i — wyraźniej — przepustowość zmierzoną na maszynie (42 GB/s, czyli $\approx 10,5$ GFLOPS przy tej intensywności). Czysto strumieniowy odczyt z pamięci operacyjnej nie mógłby pułapu przekroczyć; najpewniejszym wyjaśnieniem jest częściowa rezydencja macierzy




Rysunek 6.4: Model roofline dla mnożenia macierzy przez wektor (tryb jednowątkowy) przy intensywności operacyjnej 0,25 działania na bajt. Punkt ustawienia *large* (macierz w pamięci operacyjnej) leży przy skośnym pułapie przepustowości DRAM, nieznacznie go przekraczając wskutek częściowej rezydencji macierzy w pamięci L3 między iteracjami pętli pomiarowej; punkt *tiny* pozostaje poniżej pułapu L1d, ograniczony narzutem obliczeń przy krótkich wierszach, a nie przepustowością pamięci

w pamięci podręcznej L3 między iteracjami pętli pomiarowej: 32 MiB pamięci L3 mieści około jednej czwartej 128-megabajtowej macierzy, co obniża rzeczywisty ruch z pamięci operacyjnej (przy 25% reużycia wymagane pasmo spada do $\approx 39,3$ GB/s, poniżej zmierzonych 42 GB/s, i rachunek się zgadza). Operacja pozostaje więc ograniczona przepustowością, lecz odniesienie do samego teoretycznego pułapu DRAM jest tu zaniżone o efekt pamięci podręcznej. Również w tym ustawieniu autorskie warianty przewyższają biblioteki (OpenBLAS 11,7, AOCL-BLAS 12,4 GFLOPS).

Ustawienie *large* ujawnia zarazem granicę użyteczności blokowania pamięci podręcznej dla tej operacji. Wariant z jawnym kafelkowaniem wierszy i kolumn osiąga w nim jedynie 8,5 GFLOPS — wyraźnie mniej niż prostsze warianty z reużyciem wektora $\mathbf{x}$ (13,1 GFLOPS). Powody są dwa i wynikają ze specyfiki operacji: po pierwsze, macierz A jest i tak odczytywana tylko raz, więc blokowanie nie zmniejsza dominującego strumienia danych, a jedynie poprawia lokalność wektora $\mathbf{x}$, którego udział w ruchu pamięci jest znikomy; po drugie, jądro kafelkujące prowadzi obliczenia z jednym akumulatorem na wiersz (cztery łańcuchy FMA zamiast ośmiu), co obniża równoległość obliczeń. Ustawienia o niesymetrycznym kształcie (*wide*, *tall*) potwierdzają, że zysk z reużycia wektora $\mathbf{x}$ zależy od proporcji macierzy: w obu wariant z reużyciem osiąga około 23–24 GFLOPS, czyli wydajność typową dla poziomu L3.

Osobnego komentarza wymaga wyraźnie słabszy wynik biblioteki AOCL-BLAS w



Rysunek 6.5: Mnożenie macierzy przez wektor: wydajność najlepszego wariantu autorskiego oraz bibliotek OpenBLAS i AOCL-BLAS w funkcji rozmiaru zbioru roboczego (tryb jednowątkowy); pionowe pasy odpowiadają pojemnościom kolejnych poziomów pamięci


ustawieniu `wide`: 17,8 GFLOPS jednowątkowo wobec 23,3 wariantu autorskiego i 23,2 biblioteki OpenBLAS, a w trybie sześciowątkowym 75,1 wobec 104,3 i 92,5 GFLOPS. Ustawienie to jest jedynym spośród rezydentnych w pamięci podręcznej L3, w którym sam wektor $\mathbf{x}$ nie mieści się w L1d — przy 8192 kolumnach zajmuje on 64 KiB, dwukrotność pojemności 32-kilobajtowej pamięci L1d. Biblioteka AOCL-BLAS, oparta na frameworku BLIS [1, 43], realizuje mnożenie macierzy przez wektor nie monolitycznie, lecz przez połączone jądra poziomu pierwszego (m.in. iloczyny skalarne `dotxf`), które przetwarzają kilka wierszy jednocześnie, wielokrotnie odczytując ten sam wektor $\mathbf{x}$. Gdy wektor $\mathbf{x}$ wypada poza L1d, jego powtarzane odczyty obsługiwane są z wolniejszej pamięci L2, a liczne równoległe strumienie kolejnych wierszy słabiej wykorzystują dostępne pasmo. Prostsze jądro autorskie, przetwarzające tylko cztery wiersze naraz w ciągłym układzie wierszowym (podrozdział 5.4), jest na ten efekt mniej wrażliwe i utrzymuje na tym kształcie wydajność typową dla poziomu L3.

Tryb sześciowątkowy (kolumny 6T w tabeli 6.2; rysunek 6.6) ponownie ilustruje wnioski roofline, wymaga jednak uwzględnienia warunkowego progu zrównoleglenia opisanego w podrozdziale 5.4. Zrównoleglony wariant autorski skaluje się wyraźnie tam, gdzie macierz mieści się w pamięci podręcznej L3 i dostępne jest sumaryczne pasmo wielu rdzeni: w ustawieniu `medium` przechodzi z 22,8 do 101,3 GFLOPS, a w ustawieniach `wide` i `tall` — do około 104 GFLOPS. Inaczej zachowują się ustawienia skrajne. Dla najmniejszej macierzy (`tiny`, poniżej dolnego progu) oraz dla największej (`large`, powyżej progu górnego) wariant ten z założenia wraca do ścieżki sekwencyjnej: nie tworzy wówczas regionu równoległego, więc jego wynik 6T (odpowiednio 40,1 i 12,7

GFLOPS) jest w istocie powtórzonym pomiarem jądra jednowątkowego, a nie skutkiem zrównoleglenia. Dla ustawienia `large` oznacza to, że wariant świadomie unika degradacji, która dotyka biblioteki: te rzeczywiście zrównoleglają ograniczoną pasmem pamięci operacyjnej operację i tracą na wydajności względem trybu jednowątkowego (OpenBLAS spada do 8,9, AOCL-BLAS do 7,6 GFLOPS). Tezę o nasyceniu wspólnego pasma pamięci operacyjnej już przez pojedynczy rdzeń potwierdza natomiast (bezpośrednim pomiarem) bezwarunkowo zrównoleglany wariant iloczynu skalarnego, który w ustawieniu `drum` faktycznie spada z 5,4 do 4,7 GFLOPS (podrozdział 6.2).

6.4 Mnożenie dwóch macierzy

Mnożenie dwóch macierzy jest operacją poziomu trzeciego BLAS, której intensywność operacyjna rośnie wraz z rozmiarem macierzy (podrozdziały 3.3.3 i 5.5). Jest to więc operacja ograniczona mocą obliczeniową, a nie przepustowością pamięci: przy odpowiedniej organizacji obliczeń decyduje o niej utrzymanie jednostek FMA w ciągłej pracy, a osiągalnym pułapem jest szczytowa moc obliczeniowa procesora (około 70 GFLOPS dla liczb podwójnej precyzji, podrozdział 1.7). Z tego względu wyników nie analizuje się tu w odniesieniu do modelu roofline: ponieważ intensywność rośnie z rozmiarem, punkty pomiarowe leżałyby tuż pod poziomym pułapem szczytowym niezależnie od rozmiaru danych, a wykres roofline nie wnosiłby informacji. Analizę prowadzi się zamiast tego wzdłuż drabiny kolejnych optymalizacji, w odniesieniu do pułapu szczytowego (krzywa zależności wydajności od rozmiaru, rysunek 6.7) oraz do wydajności bibliotek referencyjnych. Pełne wyniki dla siedmiu ustawień (tabela 5.6) zestawiono w tabeli 6.3.



Rysunek 6.6: Mnożenie macierzy przez wektor: najlepszy wariant autorski na tle bibliotek referencyjnych w sześciu ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskim podają wydajność oraz przyspieszenie względem OpenBLAS


Tabela 6.3: Mnożenie dwóch macierzy — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokół redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla siedmiu ustawień (tabela 5.6). Techniki kolejnych wariantów opisano w tabeli 5.9; „—” oznacza pomiar pominięty (limit czasu)

Implementacja	tiny		small		medium		large		rank_k		tall_K		odd	
	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T
naiwna ($i-j-k$)	4,6	4,6	1,3	1,3	0,4	0,4	—	—	0,9	0,9	0,2	0,2	3,3	3,3
kolejność $i-k-j$	20,9	20,9	20,5	20,0	20,1	19,4	9,8	9,8	18,4	18,5	13,3	13,3	18,4	18,5
+ blokowanie pamięci podręcznej	20,1	20,3	22,4	22,4	14,8	14,9	11,7	11,7	21,5	21,0	14,4	14,7	21,7	21,3
pakowanie, mikrojądro 6×8	30,9	31,0	48,7	48,4	59,8	59,9	62,5	62,9	58,8	58,6	44,7	44,2	57,7	57,4
mikrojądro 4×12 (assembler)	30,9	30,7	48,7	48,3	60,0	60,1	62,7	62,7	56,8	53,2	52,0	51,4	63,4	59,2
mikrojądro 4×12 (funkcje wbud.)	25,7	25,7	28,3	28,2	29,2	29,2	29,3	29,3	28,2	28,3	27,1	27,1	29,7	29,2
ścieżka małych macierzy	31,9	31,7	29,7	29,6	23,9	23,7	—	—	24,4	24,5	14,9	15,0	29,3	29,1
równoległy, mikrojądro 6×8	30,2	56,5	48,6	148,2	59,8	226,5	62,5	111,2	58,7	204,2	44,7	86,4	57,6	183,5
równoległy, osobny bufor B	30,1	91,3	48,7	191,6	60,0	245,9	62,7	94,3	53,7	191,1	52,0	100,7	60,3	209,1
+ współdzielony bufor B	30,0	17,9	48,6	41,9	60,0	228,9	62,7	253,2	53,7	212,7	52,0	50,4	60,3	172,0
dyspozytor wg rozmiaru	31,8	91,5	49,6	189,1	60,6	267,3	62,1	257,3	54,2	217,6	50,9	100,5	60,8	181,2
algorytm Strassena	31,8	91,7	49,6	199,9	60,5	264,0	65,5	235,2	54,2	219,5	50,8	104,1	60,7	180,6
OpenBLAS	47,7	47,0	59,4	219,0	61,5	292,7	60,4	297,4	51,7	251,7	54,9	212,0	61,5	315,1
AOCL-BLAS	61,0	162,5	63,7	282,8	65,3	341,6	61,6	318,2	60,5	306,2	56,0	258,8	64,7	336,5

W trybie jednowątkowym kolejne warianty pokazują, jak ważna dla tej operacji jest organizacja obliczeń. Naiwna potrójna pętla w kolejności i - j - k osiąga dla macierzy 1024^3 (ustawienie `medium`) zaledwie 0,4 GFLOPS — jej najbardziej wewnętrzna pętla przechodzi macierz B kolumnowo, z krokiem równym liczbie kolumn, co jest wzorcem skrajnie wrogim pamięci podręcznej i niepodatnym na wektoryzację. Sama zmiana kolejności pętli na i - k - j , przywracająca ciągły dostęp w pętli wewnętrznej, podnosi wynik do 20,1 GFLOPS, a dodanie blokowania pamięci podręcznej utrzymuje go na poziomie kilkunastu–dwudziestu kilku GFLOPS. Samo blokowanie (bez pakowania) bywa wręcz szkodliwe: w ustawieniu `medium` obniża wynik z 20,1 do 14,8 GFLOPS. Bez przepakowania danych do ciągłych buforów kafelkowanie wprowadza bowiem dodatkowe chybieńia konfliktowe i nie usuwa nieciągłości dostępu wewnątrz kafla — dopiero pakowanie (kolejny wariant) przynosi wyraźny zysk. Rozstrzygający jest dopiero czwarty wariant: pełna pięciopętłowa anatomia z pakowaniem i rejestrowym mikrojądrem 6×8 osiąga 59,8 GFLOPS — skok blisko trzykrotny, który po raz pierwszy doprowadza operację w pobliże pułapu mocy obliczeniowej. Dostrojenie mikrojądra do kafelek 4×12 , optymalnego dla Zen 3, daje wyniki na tym samym poziomie lub nieco wyższe (60,0 GFLOPS dla `medium`, 63,4 dla `odd`).

Najwyraźniejszym wynikiem tego podrozdziału jest zmierzony koszt przepełnienia rejestrów, zapowiedziany w podrozdziale 5.5. Wariant z mikrojądrem 4×12 zapisanym w czystych funkcjach wbudowanych osiąga jedynie około 29 GFLOPS i zatrzymuje się na tym poziomie niezależnie od rozmiaru macierzy (29,2 GFLOPS dla `medium`, 29,3 dla `large`), podczas gdy wariant z pętlą po K zapisaną w assemblerze osiąga odpowiednio 60,0 oraz 62,7 GFLOPS — ponad dwukrotnie więcej (2,06– oraz 2,14-krotnie). Potwierdza to mechanizm omówiony w podrozdziale 5.5: kafelek 4×12 wykorzystuje wszystkie szesnaście architektonicznych rejestrów YMM, więc kompilator pozbawiony rejestru zapasowego odsyła część akumulatorów na stos, dokładając do każdej iteracji gorącej pętli dodatkowe odczyty i zapisy pamięci, co niweczy przewagę kafelek. Argument ten ma charakter architektoniczny, niezależny od wersji kompilatora stąd konieczność zapisania pętli wewnętrznej w assemblerze, którą realizują również biblioteki OpenBLAS i AOCL-BLAS.

Utrzymanie wydajności mimo wzrostu rozmiaru macierzy jest wprost konsekwencją tego, że operacja jest ograniczona mocą obliczeniową: dzięki pakowaniu i blokowaniu najlepszy wariant pozostaje na poziomie 60–63 GFLOPS (około 85–89% pułapu szczytowego) od ustawienia `medium` aż po `large` (dla mniejszego ustawienia `small` jest to około 50 GFLOPS), podczas gdy wariant naiwny gwałtownie traci wydajność wraz z opuszczeniem pamięci podręcznej (rysunek 6.7). Kształt macierzy wpływa na to, który kafelek mikrojądra jest korzystniejszy: w ustawieniu `tall_K` (małe $M = 128$, duże K) kafelek 4×12 osiąga 52,0 GFLOPS wobec 44,7 dla kafelek 6×8 (węższy w wymiarze M_R



Rysunek 6.7: Mnożenie dwóch macierzy: wydajność najlepszego wariantu autorskiego oraz bibliotek OpenBLAS i AOCL-BLAS w funkcji rozmiaru zbioru roboczego (tryb jednowątkowy). Dzięki pakowaniu i blokowaniu wydajność utrzymuje się w pobliżu pułapu mocy obliczeniowej (około 85–89% szczytu dla macierzy średnich i większych), mimo wzrostu zbioru roboczego i opuszczania kolejnych poziomów pamięci


kafelek lepiej znosi małą liczbę wierszy), a w ustawieniu `odd` o niewygodnych wymiarach wariant 4×12 sięga 63,4 GFLOPS, poprawnie obsługując brzegi. W porównaniu z bibliotekami najlepszy wariant autorski dorównuje w trybie jednowątkowym bibliotece OpenBLAS (48–62 GFLOPS) i ustępuje nieznacznie bibliotece AOCL-BLAS (56–65 GFLOPS), strojonej przez producenta procesora; wyjątkiem są najmniejsze macierze (`tiny`), w których obie biblioteki wyraźnie wygrywają (AOCL-BLAS 61,0 GFLOPS) dzięki dedykowanym ścieżkom dla małych zadań, oraz ustawienie `rank_k`, w którym najlepszy wariant autorski (58,8 GFLOPS, mikrojądro 6×8 z pakowaniem) przewyższa OpenBLAS (51,7 GFLOPS).

W trybie sześciowątkowym dyspozytor osiąga 267,3 GFLOPS dla `medium`, 257,3 dla `large`, pozostając poniżej bibliotek, które skalują się lepiej (AOCL-BLAS do 341,6, OpenBLAS do 315,1 GFLOPS). Pomiarzy zgadzają się przy tym z analizą z podrozdziału 5.5 dotyczącą sposobu zarządzania buforem spakowanej macierzy B : żadna z dwóch strategii nie jest najlepsza we wszystkich przypadkach. Wariant z osobnym buforem B dla każdego wątku nie jest wydajny dla największych macierzy (94,3 GFLOPS dla `large`), gdyż powielone kopie panelu B wypierają się nawzajem ze współdzielonej pamięci podręcznej L3 — to samo ograniczenie dotyka prostszego wariantu równoległego mikrojądra 6×8 , opartego na tej samej strategii (111,2 GFLOPS dla `large`) — sprawdza się natomiast dla zadań małych i średnich. Odwrotnie, wariant ze współdzielonym buforem B utrzymuje wysoką wydajność dla dużych macierzy (253,2 GFLOPS dla

`large`), lecz wykazuje niższą wydajność dla małych (17,9 GFLOPS dla `tiny`, 41,9 dla `small`), w których zrównoleglenie po dużych blokach M_C daje zbyt mało pracy na wątek. Dyspozytor zależny od rozmiaru wybiera właściwą strategię dla danego kształtu zadania, łącząc zalety obu. Wariant Strassena, uruchamiany dopiero dla wymiarów parzystych i nie mniejszych niż próg 2048 (a więc spośród badanych ustawień wyłącznie dla `large`), osiąga wydajność zbliżoną do najlepszego wariantu. Porównanie najlepszego wariantu autorskiego z bibliotekami w obu trybach wątkowych przedstawia rysunek 6.8.

6.5 Splot dwuwymiarowy

Splot (podobnie jak mnożenie dwóch macierzy) ma wysoką intensywność operacyjną i jest operacją ograniczoną mocą obliczeniową (podrozdziały 4.1 i 5.6). Z tego względu, tak jak dla mnożenia macierzy, wyników nie analizuje się tu w odniesieniu do modelu roofter, lecz wzdłuż drabiny optymalizacji oraz względem pułapu szczytowego i wydajności bibliotek. Jedna różnica jest jednak istotna: splot zaimplementowano w pojedynczej precyzji (typ `float`), w której rejestr YMM mieści osiem wartości zamiast czterech, wobec czego szczytowa moc obliczeniowa jest dwukrotnie wyższa niż dla operacji podwójnej precyzji i wynosi około 141 GFLOPS (podrozdział 1.7, tabela 5.1). Inaczej niż poprzednie operacje, splot nie ma pojedynczej najlepszej implementacji — najwłaściwsza metoda zależy od kształtu warstwy, dlatego wariantem docelowym jest dyspozytor wybierający metodę na podstawie kształtu zadania (podrozdział 5.6). Implementacje zmierzono dla dwunastu ustawień (tabela 5.10); wyniki dla kształtów standardowych z jądrem 3×3 oraz splotu punktowego zebrano w tabeli 6.4, a dla większych jąder i obrazów RGB — w tabeli 6.5.



Rysunek 6.8: Mnożenie dwóch macierzy: najlepszy wariant autorski na tle bibliotek referencyjnych w siedmiu ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskimi podają wydajność oraz przyspieszenie względem OpenBLAS

Tabela 6.4: Splot — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokół redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla ustawień o jądrze 3×3 oraz splotu punktowego (tabela 5.10). Techniki kolejnych wariantów opisano w tabeli 5.11. W wierszach metod użytych poza ich domeną (np. Winograd dla ustawienia *pointwise*, splot 1×1 dla jąder 3×3) figuruje wynik ścieżki zastępczej, identyczny z wierszem mikrojądra bezpośredniego z pakowaniem

Implementacja	tiny		small		mid		large		xlarge		pointwise	
	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T
naiwna (sześć pętli)	2,2	2,2	2,2	2,2	2,2	2,2	2,2	2,2	2,2	2,2	1,1	1,0
zmiana kolejności pętli	17,4	17,1	24,7	24,7	16,9	17,0	10,3	10,2	10,3	10,3	28,9	31,7
+ blokowanie pamięci podręcznej	19,6	19,2	25,0	24,9	16,9	17,0	10,2	10,2	10,2	10,2	31,9	31,5
mikrojądro bezpośrednie, pakowanie	3,7	3,7	11,7	11,7	5,4	5,4	2,2	2,2	2,2	2,2	6,4	6,4
+ OpenMP	3,7	8,9	11,7	34,5	5,3	28,2	2,2	11,1	2,2	11,4	6,4	34,8
układ blokowy NCHWc8	84,2	268,2	94,4	502,5	76,1	422,2	89,2	442,3	86,4	451,6	63,7	321,9
splot 1×1 jako SGEMM	3,7	3,7	11,7	11,7	5,4	5,3	2,2	2,2	2,2	2,2	112,6	569,1
Winograd $F(2,3)$	63,6	82,0	145,1	567,5	123,2	527,0	44,6	231,4	48,4	261,8	6,4	6,4
dyspozytor wg kształtu	84,1	267,7	145,1	570,0	123,4	537,1	89,2	476,5	86,4	450,9	112,8	529,4
im2col + OpenBLAS	73,4	92,0	112,3	403,8	117,2	444,6	118,6	427,3	121,8	485,5	108,0	477,0
im2col + AOCL-BLAS	87,8	107,1	111,6	425,7	112,6	449,8	127,1	560,8	127,6	571,5	123,6	513,7

Tabela 6.5: Splot — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokołów redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla ustawień o większych jądrach (5×5 , 7×7) oraz obrazów RGB o trzech kanałach wejścia (tabela 5.10)

Implementacja	kernel5		kernel7		rgb3x3		rgb5x5		rgb7x7		rgb_fhd	
	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T	1T	6T
naiwna (sześć pętli)	2,8	2,7	2,6	2,6	2,6	2,6	3,1	3,1	2,8	2,8	2,6	2,6
zmiana kolejności pętli	30,7	30,7	23,6	23,6	24,3	25,0	26,3	26,4	23,8	23,8	20,6	20,5
+ blokowanie pamięci podręcznej	31,9	31,7	32,4	32,5	34,7	34,6	37,2	37,5	32,5	32,5	24,1	24,1
mikrojądro bezpośrednio, pakowanie	10,0	10,0	14,5	14,5	17,3	17,2	16,8	16,8	25,9	25,5	22,3	22,6
+ OpenMP	10,0	42,4	14,0	40,1	17,2	39,2	16,8	47,5	25,9	43,6	22,7	39,0
układ blokowy NCHWc8	97,7	535,7	88,5	505,2	61,1	278,4	81,6	405,4	94,7	493,7	42,5	64,1
splot 1×1 jako SGEMM	10,0	10,0	14,5	14,5	17,2	17,2	16,8	16,8	25,9	25,6	22,3	22,6
Winograd $F(2,3)$	10,0	10,0	14,5	14,5	17,7	18,5	16,8	16,8	25,9	25,6	12,5	12,9
dyspozytor wg kształtu	97,7	540,3	88,5	505,0	61,0	293,1	81,6	395,2	94,7	481,8	42,5	64,5
im2col + OpenBLAS	102,3	293,9	89,2	174,0	70,4	319,7	88,4	287,0	105,3	400,2	49,4	62,4
im2col + AOCL-BLAS	110,9	357,7	86,8	202,1	99,6	435,8	106,4	362,0	120,9	486,5	61,4	80,3

W trybie jednowątkowym, naiwny splot sześciopętłowy osiąga około 2,2 GFLOPS, zmiana kolejności pętli i blokowanie pamięci podręcznej podnoszą wynik do kilkunastu–trzydziestu kilku GFLOPS, a mikrojądro bezpośrednio z pakowaniem (przeniesione wprost z mnożenia macierzy) okazuje się dla tej operacji mało skuteczne (od 2 do 26 GFLOPS). Przyczyną nie jest płytkość redukcji — przeciwnie, najgorszy wynik dają ustawienia **large** i **xlarge**, o najgłębszej spośród wszystkich ustawień redukcji ($C_{in}K_HK_W = 256 \cdot 9 = 2304$) — lecz wymóg co najmniej szesnastu ciągłych pozycji wyjścia w wierszu, narzucony przez szerokość kafelka mikrojądra ($CONV_NR = 16$). Dla wyjść węższych niż szesnaście kolumn, a takie mają ustawienia **large** i **xlarge** ($O_W = 12$), oraz w resztkach wierszy obliczenie spada do skalarnej ścieżki brzegowej, równoważnej wariantowi naiwnemu; dla tych dwóch ustawień cała praca wykonuje się tą ścieżką, stąd wynik na poziomie naiwnym (2,2 GFLOPS). Gradację pozostałych wyników wyjaśnia ułamek wiersza pokryty wektorem: **small** ($O_W = 54$, czyli 48 z 54 kolumn) — 11,7 GFLOPS, a **kernel17** ($O_W = 106$) — 14,5 GFLOPS. Wyraźną poprawę przynosi dopiero układ blokowy NCHWc8, w którym blok ośmiu kanałów wypełnia rejestr wektorowy: osiąga on od 76 do 94 GFLOPS, a więc po raz pierwszy doprowadza splot bezpośredni w pobliże wydajności charakterystycznej dla operacji ograniczonej mocą obliczeniową. Dla wejść o umiarkowanej liczbie kanałów najszybszy okazuje się jednak algorytm Winograda: w ustawieniach **small** i **mid** osiąga on 145,1 oraz 123,2 GFLOPS. Pierwsza z tych wartości przekracza pułap szczytowy pojedynczej precyzji (około 141 GFLOPS), co nie jest sprzecznością: algorytm Winograda wykonuje, podobnie jak algorytm Strassena dla mnożenia macierzy (podrozdział 3.4), mniej działań arytmetycznych niż splot bezpośredni, względem którego liczona jest wydajność, więc wyrażona w ten sposób liczba „działań na sekundę” może przewyższać fizyczny pułap jednostek FMA.



Żadna pojedyncza metoda nie jest jednak najlepsza dla wszystkich kształtów — i to właśnie czyni dyspozytor wariantem docelowym. Jego skuteczność widać w tabeli 6.4: dla każdego ustawienia osiąga on wydajność najlepszej metody dostępnej dla danego kształtu. Dla jądra 3×3 kieruje obliczenie na algorytm Winograda tam, gdzie jest on opłacalny, to jest gdy kafelków transformaty jest dostatecznie wiele, a kanałów dostatecznie dużo (**small**, **mid**: 145 i 123 GFLOPS), a w przeciwnym razie na układ blokowy NCHWc8, szybszy dla wejść małych lub o skrajnej liczbie kanałów (**tiny**, **large**, **xlarge**: 84, 89 i 86 GFLOPS), w których wsadowe mnożenia Winograda stają się zbyt chude. Progi tej decyzji (co najmniej 64 kafelki oraz $\min(C_{in}, C_{out}) \geq 32$) dobrano empirycznie. Splot punktowy 1×1 kierowany jest na ścieżkę czystego mnożenia macierzy (**pointwise**: 112,8 GFLOPS), a większe jądra 5×5 i 7×7 — na układ blokowy NCHWc8 (97,7 i 88,5 GFLOPS).

Osobnym, wymagającym przypadkiem są obrazy wejściowe o trzech kanałach (for-

mat RGB typowy dla pierwszej warstwy w sieciach konwolucyjnych). Obie najszybsze metody dla jądra 3×3 zawodzą tu z powodów strukturalnych: algorytm Winograda degeneruje się, gdyż wspólnym wymiarem jego mnożeń staje się sama liczba kanałów wejścia ($C_{in} = 3$), dając skrajnie chude mnożenia i ogromne bufony pośrednie (szczególnie dla klatki Full HD), a układ blokowy NCHWc8 wymaga liczby kanałów będącej wielokrotnością ośmiu. Dlatego dla małej liczby kanałów wejścia dyspozytor kieruje obliczenie na mikrojądro bezpośrednie blokowane po kanałach wyjścia (podrozdział 5.6). Wariant ten istotnie poprawia wydajność względem najlepszej z pozostałych metod bezpośrednich (blokowania pamięci podręcznej): dla ustawienia `rgb3x3` podnosi ją z 34,7 do 61,0 GFLOPS, dla `rgb5x5` z 37,2 do 81,6, dla `rgb7x7` z 32,5 do 94,7, a dla klatki Full HD (`rgb_fhd`) z 24,1 do 42,5 GFLOPS, czyli od 1,7 do 2,9 razy.

W porównaniu z bibliotekami referencyjnymi, realizującymi splot przez rozwinięcie `im2col` i mnożenie macierzy (podrozdział 5.6), obraz jest niejednoznaczny i zależy od kształtu warstwy. Dla wejść o umiarkowanej liczbie kanałów wariant autorski wygrywa lub dorównuje: w ustawieniu `small` dyspozytor (algorytm Winograda) osiąga 145,1 GFLOPS wobec 111,6 dla `im2col` z AOCL-BLAS, a w ustawieniu `kernel7` układ blokowy NCHWc8 (88,5 GFLOPS) dorównuje obu realizacjom bibliotecznym (89,2 i 86,8 GFLOPS), nie ponosząc przy tym narzutu pamięciowego rozwinięcia `im2col`, który przy jądrze 7×7 przekracza czterdziestokrotność rozmiaru wejścia. Należy jednak odnotować również przypadki przegrane. Dla małych wejść o bardzo wielu kanałach (`large`, `xlarge`) rozwinięcie `im2col` z biblioteką AOCL-BLAS (127,1 i 127,6 GFLOPS) przewyższa autorski układ blokowy NCHWc8 (89,2 i 86,4) — niewielkie wejścia sprzyjają tu sprowadzeniu splotu do pojedynczego, dużego mnożenia macierzy. Podobnie dla obrazów RGB chuda redukcja po trzech kanałach nadal faworyzuje pojedyncze duże mnożenie `im2col` (AOCL-BLAS osiąga 100–121 GFLOPS wobec autorskich 61–95), a dla klatki Full HD wynik autorski (42,5 GFLOPS) ustępuje bibliotece (61,4) z powodu dużych buforów pośrednich i wiążącej przepustowości pamięci.

W trybie sześciowątkowym szybkie jądra bezpośrednie skalują się bardzo dobrze: dla większości ustawień o jądrze 3×3 i umiarkowanej liczbie kanałów układ blokowy NCHWc8 oraz algorytm Winograda osiągają od około 270 do 570 GFLOPS, a dyspozytor — 570 GFLOPS dla `small`, 537 dla `mid`, 477 dla `large` oraz 505 dla `kernel7` (dla przypadków skrajnych, jak `tiny` czy obrazy RGB, wartości są wyraźnie niższe). W wielu przypadkach przewyższa to biblioteki, zwłaszcza dla dużych jąder (`kernel7`: 505,0 GFLOPS wobec 202,1 dla AOCL-BLAS). Wyjątkiem pozostają obrazy RGB, dla których zrównoleglone rozwinięcie `im2col` nadal bywa szybsze, oraz klatka Full HD, gdzie wynik autorski (64,5 GFLOPS) ogranicza przepustowość pamięci przy dużych buforach pośrednich. Porównanie najlepszego wariantu autorskiego (dyspozytora) z bibliotekami w obu trybach wątkowych przedstawia rysunek 6.9.



Rysunek 6.9: Splot: najlepszy wariant autorski (dyspozytor) na tle bibliotek referencyjnych (im2col + SGEMM) w dwunastu ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskimi podają wydajność oraz przyspieszenie względem im2col z OpenBLAS

6.6 Podsumowanie wyników

Zebrane pomiary potwierdzają tezę przewodnią pracy: techniki lokalności danych i wykorzystania pamięci podręcznej przekładają się bezpośrednio na wydajność, lecz osiągalny pułap oraz właściwa technika optymalizacji zależą od intensywności operacyjnej operacji. Podział na operacje ograniczone przepustowością pamięci oraz ograniczone mocą obliczeniową, wprowadzony w rozdziale 3, okazał się trafnym kryterium porządkującym wyniki.

Dla operacji ograniczonych przepustowością pamięci (iloczynu skalarnego i mnożenia macierzy przez wektor) osiągalną wydajność wyznacza przepustowość tego poziomu pamięci, w którym mieści się zbiór roboczy, a najlepsze warianty autorskie osiągają niemal odpowiadający im skośny pułap modelu roofline (iloczyn skalarny w pamięci podręcznej L1d — 34,1 GFLOPS wobec pułapu 35,2; mnożenie macierzy przez wektor dla danych w pamięci operacyjnej — 13,1 GFLOPS na poziomie pułapu DRAM rzędu 12,8, z niewielkim przekroczeniem tłumaczonym częściową rezydencją macierzy w pamięci L3 między iteracjami pomiaru). Optymalizacja (wektoryzacja, wiele niezależnych akumulatorów, reużycie wektora wspólnego dla wielu wierszy, wyrównanie danych i prefetch) służy tu wyłącznie pełnemu wykorzystaniu dostępnej przepustowości i nie zmienia liczby wykonywanych działań. Zrównoleglenie podnosi osiągalny pułap jedynie tam, gdzie wraz z liczbą rdzeni rośnie sumaryczne pasmo pamięci podręcznej (poziomy L2 i L3), a nie dla wspólnego, nasycalnego pasma pamięci operacyjnej.

Dla operacji ograniczonych mocą obliczeniową (mnożenia dwóch macierzy i spłotu) decydujące okazuje się utrzymanie jednostek FMA w ciągłej pracy za pomocą blokowania i pakowania. Techniki te doprowadzają wydajność jednowątkową do poziomu w pobliżu pułapu szczytowego (mnożenie macierzy utrzymuje 60–63 GFLOPS, czyli około 85–89% szczytu, dla macierzy średnich i większych niezależnie od poziomu pamięci) i pozwalają na dobre skalowanie wielordzeniowe. Kluczowym składnikiem jest rejestrowe mikrojądro, a zmierzony koszt wylewania rejestrów (ponaddwukrotny spadek wydajności wariantu z funkcji wbudowanych względem assemblerowego) dowodzi, że dla kafelka optymalnego pod mikroarchitekturę Zen 3 zapisanie gorącej pętli w assemblerze wstawianym jest koniecznością wynikającą z liczby rejestrów wektorowych, a nie kwestią doboru kompilatora. Do tego samego rozwiązania uciekają się dojrzałe biblioteki.

W zestawieniu z bibliotekami referencyjnymi autorskie implementacje wypadają konkurencyjnie, choć nierównomiernie. W mnożeniu macierzy dorównują w trybie jednowątkowym bibliotece OpenBLAS i ustępują nieznacznie strojonej przez producenta bibliotece AOCL-BLAS. W splocie sytuacja zależy od kształtu warstwy: warianty autorskie wygrywają lub dorównują dla wejść o umiarkowanej liczbie kanałów oraz dla

dużych jąder (gdzie kosztowna materializacja macierzy `im2col` osłabia biblioteki), a ustępują dla małych wejść o bardzo wielu kanałach oraz obrazów RGB, w których sprowadzenie splotu do pojedynczego dużego mnożenia macierzy pozostaje korzystniejsze. Co istotne, dla splotu żadna pojedyncza metoda nie jest najlepsza dla wszystkich kształtów; to dyspozytor wybierający metodę na podstawie kształtu warstwy (łączący splot bezpośredni w układzie NCHWc8, algorytm Winograda, ścieżkę splotu punktowego oraz mikrojądro blokowane po kanałach wyjścia dla małej liczby kanałów wejścia) zapewnia najlepszy wynik w całym zakresie badanych warstw.

Podsumowanie

Celem niniejszej pracy była optymalizacja lokalności danych i wykorzystania pamięci podręcznej w implementacjach wybranych funkcji BLAS oraz operacji splotu dwuwymiarowego, osadzona w realiach konkretnej architektury, procesora AMD Ryzen 5 5600 z mikroarchitekturą Zen 3. Cel ten zrealizowano. Część teoretyczna (rozdziały 1–4) usystematyzowała wiedzę niezbędną do świadomego strojenia jąder obliczeniowych: budowę i organizację hierarchii pamięci oraz jednostek wektorowych procesora docelowego, techniki poprawy lokalności danych (blokowanie, pakowanie, prefetching, wektoryzację oraz dobór układu danych), a także podział BLAS na trzy poziomy wraz z pojęciem intensywności operacyjnej i przegląd metod obliczania splotu. Część praktyczna (rozdziały 5 oraz 6) ukazała te zagadnienia w praktyce.

W części praktycznej zaimplementowano cztery operacje (iloczyn skalarny, mnożenie macierzy przez wektor, mnożenie dwóch macierzy oraz splot dwuwymiarowy), każdą w szeregu wariantów o narastającym stopniu optymalizacji, od wersji naiwnej po jądra dostrojone do mikroarchitektury Zen 3. Wszystkie zmierzono jednolitym protokołem, w trybie jednowątkowym i wielowątkowym, i porównano z dojrzałymi bibliotekami OpenBLAS oraz AOCL-BLAS. Zebrane wyniki, omówione szczegółowo w syntezie podrozdziału 6.6, pokazują, że starannie dostrojone jądra autorskie zbliżają się do sprzętowych pułapów wydajności (przepustowości pamięci dla operacji ograniczonych pamięciowo oraz mocy obliczeniowej dla operacji ograniczonych obliczeniowo) i okazują się konkurencyjne wobec bibliotek produkcyjnych, choć w stopniu zależnym od operacji i kształtu zadania.

W ramach pracy osiągnięto w szczególności:

- usystematyzowanie wiedzy teoretycznej niezbędnej do strojenia jąder — od hierarchii pamięci i jednostek wektorowych, przez techniki poprawy lokalności danych, po standard BLAS i metody obliczania splotu;
- autorskie implementacje czterech badanych operacji w wariantach o narastającej optymalizacji, z dostrojonym pod Zen 3 mikrojądrem mnożenia macierzy zapisanym w assemblerze;

- dyspozytory dobierające metodę lub ścieżkę obliczeń do kształtu zadania (dla mnożenia macierzy i dla splotu) oraz jednolity, automatyczny protokół pomiarowy z porównaniem do bibliotek OpenBLAS i AOCL-BLAS;
- przeprowadzenie dogłębnej analizy wydajności — w odniesieniu do modelu ro-offline i sprzętowych pułapów, wzdłuż kolejnych etapów optymalizacji oraz w porównaniu z bibliotekami referencyjnymi, w trybie jedno- i sześciowątkowym.

Przedstawione wyniki wyznaczają naturalne kierunki dalszych prac. Pierwszym jest przeniesienie tej samej metodyki na nowsze rozszerzenia wektorowe i mikroarchitektury, których szersze oraz liczniejsze rejestry wymagają ponownego doboru wymiarów kafelka mikrojądra, lecz nie zmieniają samej zasady postępowania. Drugim — rozszerzenie na arytmetykę niższej i mieszanej precyzji, szczególnie istotną dla wnioskowania sieci neuronowych, w którym operacja splotu odgrywa kluczową rolę. Kolejne to poprawa skalowania wielowątkowego (z uwzględnieniem topologii pamięci oraz zrównoleglenia po wielu pętlach na wzór rozwiązań bibliotecznych), a także wzbogacenie repertuaru metod splotu o warianty algorytmu Winograda dla większych kafelków, splot przez szybką transformatę Fouriera dla dużych jąder oraz obsługę kroku, wypełnienia i splotu grupowego. Odrębnym kierunkiem jest gęstsze próbkowanie rozmiarów danych: obecne ustawienia pomiarowe dobrano tak, by zbiór roboczy mieścił się kolejno w pamięci podręcznej L1, L2 i L3 oraz w pamięci operacyjnej, co pokazuje zachowanie operacji na granicach pojemności kolejnych poziomów pamięci, lecz nie pomiędzy nimi; pomiary na gęściej rozłożonych rozmiarach macierzy i wektorów pozwoliłyby prześledzić przejścia między poziomami hierarchii pamięci w sposób ciągły, a nie jedynie w punktach reprezentatywnych. Obiecującym kierunkiem jest wreszcie zastąpienie ręcznie dobranych rozmiarów bloków i progów dyspozytora automatycznym strojeniem oraz uzupełnienie miary wydajności o efektywność energetyczną.

Spis listingów

2.2	Dostęp do tablicy ze stałym krokiem: dla kroku równego jeden jest on sekwencyjny, dla większego — z przeskokami	20
2.1	Sumowanie elementów tablicy ilustrujące lokalność czasową i przestrzenną	20
2.3	Dwa układy danych złożonych: tablica struktur (AoS) oraz struktura tablic (SoA)	21
2.4	Szkic struktury pętli z blokowaniem: obliczenia wykonywane są kafelkami o boku B , mieszczącymi się w pamięci podręcznej. Zysk z blokowania pojawia się dopiero przy danych używanych wielokrotnie (jak w mnożeniu macierzy czy transpozycji), a nie przy pojedynczym przejściu pokazanym dla zwężłości	23
2.5	Prefetch programowy przy przechodzeniu listy: następny węzeł jest wprowadzany z wyprzedzeniem, podczas gdy przetwarzany jest bieżący . . .	25
2.6	Zwektoryzowana pętla z funkcjami wbudowanymi AVX2: każda instrukcja FMA przetwarza cztery wartości double naraz, a dwa niezależne akumulatory częściowo ukrywają latencję potoku	26
4.1	Splot bezpośredni: sześć zagnieżdżonych pętli odwzorowujących wprost wzór splotu wielokanałowego (układ NCHW, splot bez wypełnienia, krok jednostkowy)	47
5.1	Funkcja pomiaru czasu oraz uproszczony szkic adaptacyjnej pętli pomiarowej: każdy przebieg trwa około sekundy, a raportowana jest mediana wydajności z NUM_RUNS przebiegów	58
5.2	Iloczyn skalarny, pętla naiwna (skalarna)	59
5.3	Iloczyn skalarny — rdzeń wektorowy z ośmioma niezależnymi akumulatorami (AVX2/FMA): osiem łańcuchów FMA po 32 elementy na iterację, redukcja drzewiasta, pętla resztkowa i redukcja pozioma	61
5.4	Iloczyn skalarny — region równoległy OpenMP: ręczny podział zakresu wektora na rozłączne fragmenty i redukcja wyników cząstkowych	62

5.5	Mnożenie macierzy przez wektor — gorąca pętla jądra 4-wierszowego z podwójnymi akumulatorami (AVX2/FMA): wektor x wczytywany raz i reużyty w czterech wierszach, osiem niezależnych łańcuchów FMA po 16 kolumn na iterację	65
5.6	Mnożenie macierzy przez wektor — szkic blokowania pamięci podręcznej: dyspozytor dobiera rozmiary bloków wg rozmiaru zbioru roboczego, a zagnieżdżone pętle przebiegają kafele kolumn i wierszy	66
5.7	Mnożenie dwóch macierzy: element $A[i][k]$ wyniesiony przed pętlę wewnętrzną, która przebiega ciągle elementy wiersza B i wiersza C	68
5.8	Mnożenie dwóch macierzy — pętla K mikrojądra 4×12 w assemblerze (składnia AT&T). Akumulatory <code>ymm4–ymm15</code> zerowane przed pętlą; w pętli trzy odczyty B , cztery powielenia A , dwanaście instrukcji FMA. Epilog (pominięty) stosuje <code>vfmadd213pd</code> : $C = \alpha \cdot acc + C$	72
5.9	Mnożenie dwóch macierzy — pakowanie panelu A przez transpozycję bloków 4×4 instrukcjami AVX2: cztery wiersze są przeplatane i permutowane tak, by mikrojądro czytało elementy A z ciągłej pamięci instrukcją <code>vbroadcastsd</code>	73
5.10	Splot — pętla wewnętrzna mikrojądra w układzie NCHWc8: jeden rejestr wag wv (osiem kanałów wyjścia), sześć powieżeń wartości wejścia (po jednej na pozycję ow) i sześć instrukcji FMA do sześciu akumulatorów <code>c0–c5</code> w każdym kroku po kanale wejścia	78
5.11	Splot — transformata wyjściowa algorytmu Winograda $F(2 \times 2, 3 \times 3)$: obliczenie kafełka wyniku 2×2 jako $Y = A^T m A$ przez same dodawania i odejmowania (tablica pośrednia <code>t[2][4]</code> realizuje $A^T m$, a pętla po wierszach mnożenie przez A)	79

Spis tabel

1.1	Porównanie pamięci DRAM i SRAM	11
3.1	Przedrostki nazw procedur BLAS określające typ danych	30
3.2	Dwuliterowe oznaczenia typu macierzy w nazwach procedur BLAS poziomów drugiego i trzeciego	31
3.3	Liczba działań, ilość przenoszonych danych i intensywność operacyjna dla operacji reprezentujących trzy poziomy BLAS (liczby podwójnej precyzji, 8 bajtów na słowo; N — długość wektorów, M , N , K — wymiary macierzy; dla mnożenia dwóch macierzy wartości podano dla klasycznego algorytmu). Liczba słów danych oznacza minimalny, obowiązkowy ruch, w którym każdy operand przenosi się dokładnie raz . . .	37
5.1	Środowisko testowe — konfiguracja sprzętowa i programowa (opóźnienia pamięci podręcznej podano w cyklach; przepustowość L1d i L2 wyznaczono teoretycznie, L3 zmierzono empirycznie, a dla pamięci operacyjnej podano pułap teoretyczny; szczyt obliczeniowy podano dla pojedynczego rdzenia przy taktowaniu przyspieszonym 4,4 GHz)	56
5.2	Ustawienia pomiarowe iloczynu skalarnego: rozmiar wektorów oraz docelowy poziom hierarchii pamięci, w którym mieści się zbiór roboczy (dwa wektory liczb podwójnej precyzji)	59
5.3	Implementacje iloczynu skalarnego oraz techniki optymalizacji dodawane w kolejnych wariantach	62
5.4	Ustawienia pomiarowe mnożenia macierzy przez wektor: wymiary macierzy oraz docelowy poziom hierarchii pamięci, w którym mieści się zbiór roboczy (macierz A oraz wektory $\mathbf{x}$, $\mathbf{y}$ liczb podwójnej precyzji) .	63
5.5	Implementacje mnożenia macierzy przez wektor oraz techniki optymalizacji dodawane w kolejnych wariantach	67

5.6	Ustawienia pomiarowe mnożenia dwóch macierzy: wymiary $M \times N \times K$ oraz charakterystyka zadania. Macierze przechowywane są w liczbach podwójnej precyzji, a rozmiary dobrano tak, aby objąć rezydencję w kolejnych poziomach pamięci oraz kształty niekwadratowe	67
5.7	Przestrzeń projektowa kafelków mikrojądra $M_R \times N_R$ dla AVX2 (16 rejestrów YMM, opóźnienie FMA 4 cykle, dwie jednostki FMA). Liczba rejestrów obejmuje akumulatory, jeden rejestr powielenia A oraz $N_R/4$ wektorów B ; kafelki o ponad 16 rejestrach wymuszają przepełnienie (ang. <i>spilling</i>)	70
5.8	Bloki oraz alokacja rejestrów ścieżki 4×12 . Po lewej — rozmiary bloków pakowania wraz z docelowym poziomem rezydencji; po prawej — przypisanie szesnastu rejestrów YMM rolom w mikrojądrze	70
5.9	Implementacje mnożenia dwóch macierzy oraz techniki optymalizacji dodawane w kolejnych wariantach	75
5.10	Ustawienia pomiarowe splotu: liczba kanałów wejścia, wymiary przestrzenne wejścia, rozmiar jądra, liczba kanałów wyjścia oraz ścieżka wybierana przez dyspozytor zależny od kształtu jądra. Dane przechowywane są w liczbach pojedynczej precyzji	76
5.11	Implementacje splotu oraz techniki optymalizacji dodawane w kolejnych wariantach	80
6.1	Iloczyn skalarny — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokół redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla czterech ustawień odpowiadających kolejnym poziomom hierarchii pamięci (tabela 5.2)	82
6.2	Mnożenie macierzy przez wektor — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokół redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla sześciu ustawień (tabela 5.4). Techniki kolejnych wariantów opisano w tabeli 5.5	87
6.3	Mnożenie dwóch macierzy — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokół redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla siedmiu ustawień (tabela 5.6). Techniki kolejnych wariantów opisano w tabeli 5.9; „—” oznacza pomiar pominięty (limit czasu)	92

- 6.4 Splot — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokół redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla ustawień o jądrze 3×3 oraz splotu punktowego (tabela 5.10). Techniki kolejnych wariantów opisano w tabeli 5.11. W wierszach metod użytych poza ich domeną (np. Winograd dla ustawienia `pointwise`, splot 1×1 dla jąder 3×3) figuruje wynik ścieżki zastępczej, identyczny z wierszem mikrojądra bezpośredniego z pakowaniem 97
- 6.5 Splot — wydajność (GFLOPS, mediana z maksymalnie pięciu przebiegów — dla najdłuższych wywołań liczbę przebiegów protokół redukuje do dwóch lub jednego) w trybie jednowątkowym (1T) i sześciowątkowym (6T) dla ustawień o większych jądrach (5×5 , 7×7) oraz obrazów RGB o trzech kanałach wejścia (tabela 5.10) 98

Spis rysunków

1.1	Zjawisko „ściany pamięci”: pogłębiająca się w czasie rozbieżność między wydajnością procesorów a szybkością pamięci	8
1.2	Model roofline: osiągalna wydajność w funkcji intensywności operacyjnej. Pułap $P_{\max}$ wyznaczają liczba jednostek FMA, szerokość rejestrów wektorowych i częstotliwość procesora, a nachylenie skośnego pułapu — przepustowość pamięci B . Operacje o niskim I (np. iloczyn skalarny, mnożenie macierz–wektor) leżą na lewo od punktu grzbietowego	9
1.3	Komórka pamięci DRAM: jeden tranzystor i jeden kondensator	10
1.4	Komórka pamięci SRAM: sześć tranzystorów tworzących przerzutnik	10
1.5	Hierarchia pamięci w procesorze AMD Ryzen 5 5600 (Zen 3): od najszybszych rejestrów po pamięć operacyjną	13
1.6	Trzy schematy odwzorowania bloku pamięci o numerze 12 na linii ośmioliniowej pamięci podręcznej: bezpośredni, zbiorowo-asocjacyjny (2-drożny, cztery zbiory) oraz w pełni asocjacyjny. Górne tablice przedstawiają dane, dolne — znaczniki; strzałki wyszukiwania oznaczają znaczniki porównywane równolegle, których liczba równa jest drożności (1, 2 oraz 8). Pole znacznika zawiera iloraz numeru bloku przez liczbę zbiorów, czyli odpowiednio 1, 3 i 12. Rysunek opracowano na podstawie materiałów wykładowych A. Gottlieba [25].	14
1.7	Podział adresu na znacznik (TAG), numer zbioru (SET) i przesunięcie (OFFSET)	15
1.8	Wyszukiwanie danej w pamięci podręcznej n -drożnej	15
1.9	Równoległość na poziomie pamięci (MLP): nakładanie się opóźnień niezależnych odczytów skraca łączny czas oczekiwania	17
1.10	Rejestr wektorowy YMM (256 bitów) jako cztery liczby podwójnej precyzji; alternatywnie mieści osiem liczb pojedynczej precyzji	18
2.1	Wpływ kroku dostępu na wykorzystanie linii pamięci podręcznej (dla uproszczenia linia mieści cztery elementy); szare pola oznaczają elementy, do których następuje odwołanie	21

- 2.2 Rozmieszczenie w pamięci obiektów o polach x, y, z : w układzie AoS sąsiadują pola jednego obiektu, w SoA — te same pola kolejnych obiektów (szare pola oznaczają odwołania do pól x) 22
- 2.3 Macierz przechowywana wierszami (liczby oznaczają kolejność elementów w pamięci): dostęp wzdłuż wiersza jest sekwencyjny, a wzdłuż kolumny odbywa się z krokiem równym długości wiersza 22
- 2.4 Macierz dzielona na kafelki (grube linie), a każdy kafelek — na pojedyncze elementy (cienkie linie); szary kafelek mieści się w pamięci podręcznej i jest przetwarzany w całości 23
- 2.5 Fałszywe współdzielenie: dwa rdzenie modyfikują różne zmienne (A oraz B) leżące w tej samej linii pamięci podręcznej, przez co linia jest wielokrotnie przesyłana między ich pamięciami podręcznymi mimo braku rzeczywistego współdzielenia danych 27
- 4.1 Splot jako przesuwanie okna jądra po wejściu (jeden kanał), pokazane dla dwóch kolejnych położeń. W każdym kroku jądro (wyróżnione) nakłada się na fragment wejścia o rozmiarze $K_H \times K_W$ (wyróżniony), a iloczyny nakrytych wartości wejścia i wag jądra sumuje się do jednego elementu wyjścia: okno w lewym górnym rogu daje $Y[0, 0]$ (położenie 1), a po przesunięciu o jedną pozycję — $Y[0, 1]$ (położenie 2). Przy braku wypełnienia wynik ma wymiary $O_H \times O_W = (H - K_H + 1) \times (W - K_W + 1)$. 43
- 4.2 Sprowadzenie splotu do mnożenia macierzy metodą im2col. Każde z $O_H \cdot O_W$ położeń okna jądra (obejmujące $C_{in} \cdot K_H \cdot K_W$ wartości wejścia) rozwija się w jedną kolumnę macierzy rozwiniętej, a każdy z C_{out} filtrów — w jeden wiersz macierzy filtrów. Iloczyn obu macierzy (GEMM) daje wynik, którego wiersze są kanałami wyjścia. Ten sam element wejścia trafia do wielu kolumn, co stanowi narzut pamięci metody. 48
- 5.1 Przepustowość pamięci procesora AMD Ryzen 5 5600 zmierzona narzędziem bandwidth [41] dla sekwencyjnych odczytów, zapisów, operacji nietymczasowych (ang. *nontemporal*, NT) i kopiowania przy szerokościach 64, 128 i 256 bitów; zacienione obszary odpowiadają poziomom pamięci podręcznej L1d, L2 i L3 oraz pamięci operacyjnej (DRAM) . . . 55

- 6.1 Model roofline dla iloczynu skalarnego (tryb jednowątkowy): punkty pomiarowe najlepszego wariantu autorskiego oraz biblioteki OpenBLAS dla czterech ustawień, naniesione przy stałej intensywności operacyjnej 0,125 działania na bajt na tle skośnych pułapów przepustowości kolejnych poziomów pamięci oraz poziomego pułapu szczytowej mocy obliczeniowej. Wariant autorski trafia w pułap przepustowości poziomu, w którym mieści się zbiór roboczy 84
- 6.2 Iloczyn skalarny: wydajność najlepszego wariantu autorskiego oraz bibliotek OpenBLAS i AOCL-BLAS w funkcji rozmiaru zbioru roboczego (tryb jednowątkowy). Pionowe pasy odpowiadają pojemnościom kolejnych poziomów pamięci; wydajność opada schodkowo przy każdym przekroczeniu pojemności poziomu pamięci podręcznej 85
- 6.3 Iloczyn skalarny: najlepszy wariant autorski na tle bibliotek referencyjnych w czterech ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskimi podają wydajność oraz przyspieszenie względem OpenBLAS 86
- 6.4 Model roofline dla mnożenia macierzy przez wektor (tryb jednowątkowy) przy intensywności operacyjnej 0,25 działania na bajt. Punkt ustawienia **large** (macierz w pamięci operacyjnej) leży przy skośnym pułapie przepustowości DRAM, nieznacznie go przekraczając wskutek częściowej rezydencji macierzy w pamięci L3 między iteracjami pętli pomiarowej; punkt **tiny** pozostaje poniżej pułapu L1d, ograniczony narzutem obliczeń przy krótkich wierszach, a nie przepustowością pamięci 88
- 6.5 Mnożenie macierzy przez wektor: wydajność najlepszego wariantu autorskiego oraz bibliotek OpenBLAS i AOCL-BLAS w funkcji rozmiaru zbioru roboczego (tryb jednowątkowy); pionowe pasy odpowiadają pojemnościom kolejnych poziomów pamięci 89
- 6.6 Mnożenie macierzy przez wektor: najlepszy wariant autorski na tle bibliotek referencyjnych w sześciu ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskimi podają wydajność oraz przyspieszenie względem OpenBLAS 91
- 6.7 Mnożenie dwóch macierzy: wydajność najlepszego wariantu autorskiego oraz bibliotek OpenBLAS i AOCL-BLAS w funkcji rozmiaru zbioru roboczego (tryb jednowątkowy). Dzięki pakowaniu i blokowaniu wydajność utrzymuje się w pobliżu pułapu mocy obliczeniowej (około 85–89% szczytu dla macierzy średnich i większych), mimo wzrostu zbioru roboczego i opuszczania kolejnych poziomów pamięci 94

6.8	Mnożenie dwóch macierzy: najlepszy wariant autorski na tle bibliotek referencyjnych w siedmiu ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskimi podają wydajność oraz przyspieszenie względem OpenBLAS	96
6.9	Splot: najlepszy wariant autorski (dyspozytor) na tle bibliotek referencyjnych (im2col + SGEMM) w dwunastu ustawieniach — u góry tryb jednowątkowy (1T), u dołu sześciowątkowy (6T). Liczby nad słupkami autorskimi podają wydajność oraz przyspieszenie względem im2col z OpenBLAS	101

Bibliografia

- [1] Advanced Micro Devices. AOCL-BLAS: Basic linear algebra subprograms library. AMD Optimizing CPU Libraries (AOCL); repozytorium <https://github.com/amd/blis>. dostęp: 7 czerwca 2026. URL: <https://www.amd.com/en/developer/aocl/blis.html>.
- [2] Advanced Micro Devices. *AMD64 Architecture Programmer's Manual, Volume 1: Application Programming*, 2025. Rev. 3.24, sierpień 2025; data dostępu 2026-06-14. URL: https://docs.amd.com/v/u/en-US/24592_3.24.
- [3] Advanced Micro Devices, Inc. *Software Optimization Guide for AMD Family 19h Processors*. Advanced Micro Devices, Inc., 2020. Revision 3.00; data dostępu 2026-06-14. URL: https://kib.kiev.ua/x86docs/AMD/Optimization/56665_3.00_Software%20Optimization%20Guide%20for%20AMD%20Family%2019h%20Processors%20%28PUB%29.pdf.
- [4] Josh Alman, Ran Duan, Virginia Vassilevska Williams, Yinzhan Xu, Zixuan Xu, and Renfei Zhou. *More Asymmetry Yields Faster Matrix Multiplication*, pages 2005–2039. URL: <https://epubs.siam.org/doi/abs/10.1137/1.9781611978322.63>, doi:10.1137/1.9781611978322.63.
- [5] Josh Alman and Virginia Vassilevska Williams. A refined laser method and faster matrix multiplication. In *Proceedings of the Thirty-Second Annual ACM-SIAM Symposium on Discrete Algorithms, SODA '21*, page 522–539, USA, 2021. Society for Industrial and Applied Mathematics.
- [6] L. Susan Blackford, James Demmel, Jack Dongarra, Iain Duff, Sven Hammarling, Greg Henry, Michael Heroux, Linda Kaufman, Andrew Lumsdaine, Antoine Petitet, Roldan Pozo, Karin Remington, and R. Clint Whaley. An updated set of basic linear algebra subprograms (blas). *ACM Trans. Math. Softw.*, 28(2):135–151, June 2002. doi:10.1145/567806.567807.
- [7] Kumar Chellapilla, Sidd Puri, and Patrice Simard. High Performance Convolutional Neural Networks for Document Processing. In Guy Lorette, editor, *Tenth*

- International Workshop on Frontiers in Handwriting Recognition*, La Baule (France), October 2006. Université de Rennes 1, Suvisoft. <http://www.suvisoft.com>. URL: <https://inria.hal.science/inria-00112631>.
- [8] R. Clint Whaley, Antoine Petitet, and Jack J. Dongarra. Automated empirical optimizations of software and the atlas project. *Parallel Computing*, 27(1):3–35, 2001. New Trends in High Performance Computing. URL: <https://www.sciencedirect.com/science/article/pii/S0167819100000879>, doi:10.1016/S0167-8191(00)00087-9.
- [9] D. Coppersmith and S. Winograd. Matrix multiplication via arithmetic progressions. In *Proceedings of the Nineteenth Annual ACM Symposium on Theory of Computing*, STOC '87, page 1–6, New York, NY, USA, 1987. Association for Computing Machinery. doi:10.1145/28395.28396.
- [10] Intel Corporation. oneapi math kernel library (onemkl). dokumentacja produktu Intel. dawniej Intel Math Kernel Library; dostęp: 7 czerwca 2026. URL: <https://www.intel.com/content/www/us/en/developer/tools/oneapi/onemkl.html>.
- [11] Intel Corporation. Optimize data layout with simd templates. Intel Developer Zone. URL: <https://www.intel.com/content/www/us/en/developer/articles/technical/data-layout-optimization-using-simd-data-layout-templates.html>.
- [12] J. J. Dongarra, Jeremy Du Croz, Sven Hammarling, and I. S. Duff. A set of level 3 basic linear algebra subprograms. *ACM Trans. Math. Softw.*, 16(1):1–17, March 1990. doi:10.1145/77626.79170.
- [13] Jack J. Dongarra, Jeremy Du Croz, Sven Hammarling, and Richard J. Hanson. An extended set of fortran basic linear algebra subprograms. *ACM Trans. Math. Softw.*, 14(1):1–17, March 1988. doi:10.1145/42288.42291.
- [14] Ulrich Drepper. What every programmer should know about memory. Red Hat, Inc., 2007. 21 listopada 2007. URL: <https://www.akkadia.org/drepper/cpumemory.pdf>.
- [15] Mark Evers, Leslie Barnes, and Mike Clark. The amd next-generation “zen 3” core. *IEEE Micro*, 42(3):7–12, 2022. doi:10.1109/MM.2022.3152788.
- [16] FinlayDaG33k. RAM bandwidth calculator. repozytorium: <https://gitlab.com/FinlayDaG33k/ram-calculator>; narzędzie internetowe; dostęp: 8 czerwca 2026. URL: <https://edu.finlaydag33k.nl/calculating%20ram%20bandwidth/>.

- [17] Michael J. Flynn. Some computer organizations and their effectiveness. *IEEE Transactions on Computers*, C-21(9):948–960, 1972. doi:10.1109/TC.1972.5009071.
- [18] Agner Fog. The microarchitecture of Intel, AMD and VIA CPUs: An optimization guide for assembly programmers and compiler makers. Technical University of Denmark. ostatnia aktualizacja 2026-05-23; data dostępu 2026-06-14. URL: <https://www.agner.org/optimize/microarchitecture.pdf>.
- [19] Matteo Frigo, Charles E. Leiserson, Harald Prokop, and Sridhar Ramachandran. Cache-oblivious algorithms. *ACM Trans. Algorithms*, 8(1), January 2012. doi:10.1145/2071379.2071383.
- [20] Evangelos Georganas, Sasikanth Avancha, Kunal Banerjee, Dhiraj Kalamkar, Greg Henry, Hans Pabst, and Alexander Heinecke. Anatomy of high-performance deep learning convolutions on simd architectures. In *Proceedings of the International Conference for High Performance Computing, Networking, Storage, and Analysis*, SC '18. IEEE Press, 2018.
- [21] Pawel Gepner. Using avx2 instruction set to increase performance of high performance computing code. *Computing and Informatics*, 36:1001–1018, 01 2017. doi:10.4149/cai_2017_5_1001.
- [22] Gene H. Golub and Charles F. van Loan. *Matrix Computations*. JHU Press, fourth edition, 2013.
- [23] Ian Goodfellow, Yoshua Bengio, and Aaron Courville. *Deep Learning*. MIT Press, 2016. <http://www.deeplearningbook.org>.
- [24] Kazushige Goto and Robert A. van de Geijn. Anatomy of high-performance matrix multiplication. *ACM Trans. Math. Softw.*, 34(3), May 2008. doi:10.1145/1356052.1356053.
- [25] Allan Gottlieb. Lecture notes for computer systems design (wykład 22). New York University, kurs Computer Architecture, sem. jesienny 2001/2002, 2001. URL: <https://cs.nyu.edu/~gottlieb/courses/2000s/2001-02-fall/arch/lectures/lecture-22.html>.
- [26] John L. Hennessy and David A. Patterson. *Computer Architecture: A Quantitative Approach*. Morgan Kaufmann Publishers Inc., 6th edition, 2017.

- [27] Nicholas J. Higham. Exploiting fast matrix multiplication within the level 3 blas. *ACM Trans. Math. Softw.*, 16(4):352–368, December 1990. doi:[10.1145/98267.98290](https://doi.org/10.1145/98267.98290).
- [28] M.D. Hill and A.J. Smith. Evaluating associativity in cpu caches. *IEEE Transactions on Computers*, 38(12):1612–1630, 1989. doi:[10.1109/12.40842](https://doi.org/10.1109/12.40842).
- [29] IEEE. Ieee standard for floating-point arithmetic, 2019. doi:[10.1109/IEEESTD.2019.8766229](https://doi.org/10.1109/IEEESTD.2019.8766229).
- [30] Hong Jia-Wei and H. T. Kung. I/o complexity: The red-blue pebble game. In *Proceedings of the Thirteenth Annual ACM Symposium on Theory of Computing, STOC '81*, page 326–333, New York, NY, USA, 1981. Association for Computing Machinery. doi:[10.1145/800076.802486](https://doi.org/10.1145/800076.802486).
- [31] Bo Kågström, Per Ling, and Charles van Loan. Gemv-based level 3 blas: high-performance model implementations and performance evaluation benchmark. *ACM Trans. Math. Softw.*, 24(3):268–302, September 1998. doi:[10.1145/292395.292412](https://doi.org/10.1145/292395.292412).
- [32] Andrew Lavin and Scott Gray. Fast algorithms for convolutional neural networks. In *2016 IEEE Conference on Computer Vision and Pattern Recognition (CVPR)*, pages 4013–4021, 2016. doi:[10.1109/CVPR.2016.435](https://doi.org/10.1109/CVPR.2016.435).
- [33] C. L. Lawson, R. J. Hanson, D. R. Kincaid, and F. T. Krogh. Basic linear algebra subprograms for fortran usage. *ACM Trans. Math. Softw.*, 5(3):308–323, September 1979. doi:[10.1145/355841.355847](https://doi.org/10.1145/355841.355847).
- [34] Jaekyu Lee, Hyesoon Kim, and Richard Vuduc. When prefetching works, when it doesn't, and why. *ACM Trans. Archit. Code Optim.*, 9(1), March 2012. doi:[10.1145/2133382.2133384](https://doi.org/10.1145/2133382.2133384).
- [35] Michael Mathieu, Mikael Henaff, and Yann LeCun. Fast training of convolutional networks through ffts, 2014. URL: <https://arxiv.org/abs/1312.5851>.
- [36] Netlib. Blas (basic linear algebra subprograms). strona projektu Netlib. dostęp: 6 czerwca 2026. URL: <https://www.netlib.org/blas/>.
- [37] NVIDIA Corporation. *cuBLAS Library Documentation*. część CUDA Toolkit; dostęp: 7 czerwca 2026. URL: <https://docs.nvidia.com/cuda/cublas/>.
- [38] oneDNN. Understanding memory formats. dokumentacja oneDNN (one-API Deep Neural Network Library). v3.13 dostęp: 7 czerwca 2026. URL:

- https://uxlfoundation.github.io/oneDNN/dev_guide_understanding_memory_formats.html.
- [39] OpenMP Architecture Review Board. *OpenMP Application Programming Interface, Version 5.2*, 2021. URL: <https://www.openmp.org/wp-content/uploads/OpenMP-API-Specification-5-2.pdf>.
- [40] Alan V. Oppenheim and Ronald W. Schaffer. *Discrete-Time Signal Processing*. Pearson, Upper Saddle River, NJ, 2009.
- [41] Zack T. Smith. bandwidth: a memory bandwidth benchmark. dostę: 7 czerwca 2026. URL: <https://zs3.me/bandwidth>.
- [42] Volker Strassen. Gaussian elimination is not optimal. *Numerische Mathematik*, 13:354–356, 1969. doi:10.1007/BF02165411.
- [43] Field G. Van Zee and Robert A. van de Geijn. Blis: A framework for rapidly instantiating blas functionality. *ACM Trans. Math. Softw.*, 41(3), June 2015. doi:10.1145/2764454.
- [44] Aravind Vasudevan, Andrew Anderson, and David Gregg. Parallel multi channel convolution using general matrix multiplication. volume abs/1704.04428, 2017. URL: <http://arxiv.org/abs/1704.04428>.
- [45] Samuel Williams, Andrew Waterman, and David Patterson. Roofline: an insightful visual performance model for multicore architectures. *Commun. ACM*, 52(4):65–76, April 2009. doi:10.1145/1498765.1498785.
- [46] Virginia Vassilevska Williams, Yinzhan Xu, Zixuan Xu, and Renfei Zhou. New bounds for matrix multiplication: from alpha to omega. 2023. URL: <https://arxiv.org/abs/2307.07970>.
- [47] Shmuel Winograd. *Arithmetic Complexity of Computations*. Society for Industrial and Applied Mathematics, 1980. URL: <https://epubs.siam.org/doi/abs/10.1137/1.9781611970364>, doi:10.1137/1.9781611970364.
- [48] Wm. A. Wulf and Sally A. McKee. Hitting the memory wall: implications of the obvious. *SIGARCH Comput. Archit. News*, 23(1):20–24, March 1995. doi:10.1145/216585.216588.
- [49] Zhang Xianyi, Wang Qian, and Zhang Yunquan. Model-driven level 3 blas performance optimization on loongson 3a processor. In *2012 IEEE 18th International Conference on Parallel and Distributed Systems*, pages 684–691, 2012. doi:10.1109/ICPADS.2012.97.

-
- [50] Hao Zhang, Dongdong Chen, and Seok-Bum Ko. Efficient multiple-precision floating-point fused multiply-add with mixed-precision support. *IEEE Transactions on Computers*, 68(7):1035–1048, 2019. [doi:10.1109/TC.2019.2895031](https://doi.org/10.1109/TC.2019.2895031).