

Dokumentacja Projektu "Gra w samoloty"

Przedmiot: Projektowanie i Weryfikacja Układów Cyfrowych

Michał Łagosz

6 lipca 2026

Spis treści

1	Opis funkcjonalny	2
2	Wymagania projektu	2
2.1	Wymagania Funkcjonalne	2
2.2	Wymagania Sprzętowe i Wyświetlania	3
3	Plan testów	3
4	Matryca pokrycia testowanych wymagań	5
5	Schemat mikroarchitektury	6

1 Opis funkcjonalny

Przedmiotem projektu jest sprzętowa implementacja zręcznościowej gry wideo bazującej na grach na konsole 8 bitowe, uruchamianej na układzie FPGA z dedykowanym systemem generowania obrazu w standardzie VGA.

Głównym zadaniem gracza jest sterowanie obiektem (reprezentowanym graficznie jako czerwony samolot) poruszającym się wzdłuż osi poziomej przy dolnej krawędzi ekranu. Rozgrywka polega na unikaniu zderzeń z nieustannie opadającymi z góry ekranu przeszkodami w postaci poziomych linii. Każda z linii posiada wygenerowaną szczelinę (lukę) o stałej szerokości, przez którą gracz może bezpiecznie przelecieć.

Projekt realizuje model fizyki ruchu gracza, uwzględniający zjawisko bezwładności oraz płynnej akceleracji. Przytrzymanie przycisku kierunkowego wywołuje stopniowe zwiększanie prędkości przemieszczania, natomiast puszczenie przycisków powoduje natychmiastowe przywrócenie prędkości bazowej. W celu zapewnienia nieprzewidywalności rozgrywki, pozycje szczelin w nadlatujących liniach są generowane dynamicznie w sposób pseudolosowy za pomocą rejestru przesuwającego z liniowym sprzężeniem zwrotnym (LFSR) w momencie, gdy dana linia przekroczy dolną granicę ekranu i zostaje zresetowana na górze.

Układ posiada wbudowany sprzętowy detektor kolizji, który na bieżąco monitoruje współrzędne obwiedni geometrycznej gracza oraz aktualną pozycję linii. Naruszenie bezpiecznej strefy (zderzenie z linią) powoduje natychmiastowe zatrzymanie i zakończenie gry, sygnalizowany zmianą koloru całego tła ekranu na kolor czerwony.

2 Wymagania projektu

Wymagania systemu zostały sklasyfikowane i podzielone na dwie główne grupy: wymagania funkcjonalne (logika gry i zachowanie systemu) oraz wymagania sprzętowe (parametry elektryczne, czasowe i interfejsy).

2.1 Wymagania Funkcjonalne

- **[WYM-F-01] Interaktywne sterowanie:** Układ musi przetwarzać sygnały wejściowe ruchu (w lewo i w prawo) wprowadzane przez gracza za pomocą zewnętrznych manipulatorów.
- **[WYM-F-02] Fizyka ruchu z akceleracją:** Mechanizm ruchu musi implementować bezwładność. Zmiana pozycji następuje po odliczeniu taktów zegara przez licznik prędkości.
- **[WYM-F-03] Powrót do prędkości bazowej:** W przypadku braku aktywnego sygnału sterującego (brak wciśniętych przycisków kierunkowych), prędkość przemieszczania się obiektu gracza musi zostać natychmiast zresetowana do wartości bazowej (zatrzymanie gracza).
- **[WYM-F-04] Ograniczenie przestrzeni ruchu:** Pozycja X gracza musi być sztywno ograniczona w rejestrze w zakresie od 0 do 769 pikseli, aby uniemożliwić wyjście obiektu o szerokości 30 pikseli poza obszar widoczny ekranu (800 pikseli).

- **[WYM-F-05] Wielopotokowa animacja przeszkód:** Układ musi niezależnie i współbieżnie animować w pionie cztery przeszkody, przesuając ich współrzędne w dół o 1 piksel z zadanyim interwałem czasowym.
- **[WYM-F-06] Dynamiczne losowanie luk:** System musi w sposób pseudolosowy ustalać pozycję szczeliny o szerokości 72 pikseli dla każdej linii przeszkód z osobna, wykorzystując do tego celu 4-bitowy generator LFSR. Losowanie następuje w momencie powrotu linii na górę ekranu.
- **[WYM-F-07] Sprzętowa detekcja kolizji:** Układ musi w sposób ciągły (w każdym cyklu zegara) sprawdzać warunek nakładania się współrzędnych pionowych linii (w przedziale od 500 do 550 pikseli powiększonym o offset) ze współrzędnymi gracza, generując stan zderzenia, jeśli gracz znajduje się poza zakresem aktualnej luki.
- **[WYM-F-08] Obsługa stanów globalnych:** System musi poprawnie przełączać stany: oczekiwanie na start (ekran czarny, brak ruchu), aktywna rozgrywka (aktywacja przyciskiem Start) oraz stan porażki (zamrożenie animacji, czerwony ekran).

2.2 Wymagania Sprzętowe i Wyświetlania

- **[WYM-H-01] Standard video VGA VESA:** Układ musi generować poprawny i stabilny sygnał wideo w standardzie VESA dla rozdzielczości 800×600 pikseli przy odświeżaniu pionowym 60 Hz.
- **[WYM-H-02] Parametry czasowe synchronizacji:** Moduł VGA musi precyzyjnie odmierzać czasy formowania impulsów synchronizacji: sygnał HSYNC musi mieć szerokość impulsów równą 128 cykli pikseli, a sygnał VSYNC szerokość 4 linii obrazu, przy uwzględnieniu odpowiednich stref wygaszania (Front/Back Porch).
- **[WYM-H-03] Synteza częstotliwości (PLL):** Układ wymaga stabilnego zegara taktującego podsystem wideo o częstotliwości dokładnie 40.0 MHz, wygenerowanego za pomocą sprzętowej pętli PLL z zegara bazowego płytki deweloperskiej (50.0 MHz).
- **[WYM-H-04] Redukcja głębi kolorów:** Moduł nadrzędny musi dokonywać konwersji wewnętrznej reprezentacji barw z formatu 8-bitowego na format 4-bitowy na kanał (łącznie 12-bitowa magistrala RGB), dostosowując sygnał do fizycznego przetwornika DAC na płycie FPGA.

3 Plan testów

W celu przeprowadzenia pełnej weryfikacji funkcjonalnej oraz czasowej opracowanego projektu, zdefiniowano poniższą sekwencję testów weryfikacyjnych. Testy mogą być realizowane zarówno poprzez symulacje funkcjonalne RTL (np. w środowisku ModelSim/QuartaSim), jak i poprzez testy sprzętowe z użyciem analizatora stanów logicznych.

1. [TEST-01] Weryfikacja taktowania i synchronizacji VGA:

- *Procedura:* Uruchomienie symulacji modułu `vga_clk` oraz `vga_controller`. Pomiar częstotliwości sygnału `outclk_0` oraz szerokości impulsów `vga_hs` i `vga_vs`.
- *Oczekiwany rezultat:* Sygnał zegarowy wynosi stabilne 40 MHz. Impuls HSYNC utrzymuje stan niski przez dokładnie 128 cykli zegara pikseli, a VSYNC przez czas trwania 4 linii. Brak zakłóceń w obszarze aktywnym `display_on`.

2. [TEST-02] Test procedury resetowania systemu:

- *Procedura:* Wprowadzenie impulsu wysokiego na linii `reset` podczas trwania rozgrywki.
- *Oczekiwany rezultat:* Rejestr `player_pos` przyjmuje natychmiast wartość środkową 400. Linie przeszkód powracają do pozycji startowych (450, 300, 150, 0). Flagi stanów `start_game` oraz `game_over` zostają wyzerowane. Liczniki prędkości są czyszczone.

3. [TEST-03] Weryfikacja sterowania i mechanizmu akceleracji:

- *Procedura:* Wymuszenie ciągłego stanu aktywnego na wejściu `left`, a następnie na wejściu `right` przy aktywnym stanie `start_game`. Monitorowanie rejestrów `player_pos` oraz `current_player_speed`.
- *Oczekiwany rezultat:* Pozycja gracza odpowiednio maleje/rośnie. Przy skrajnych pozycjach ruch zostaje zablokowany na barierach 0 oraz 769.

4. [TEST-04] Kontrola generowania szczelin pseudolosowych:

- *Procedura:* Przewinięcie symulacji do momentu, gdy współrzędna linii osiągnie wartość graniczną resetu pionowego. Rejestracja kolejnych wartości przypisywanych do tablicy `horizontal_gaps`.
- *Oczekiwany rezultat:* Pozycje szczelin zmieniają się w sposób determinowany przez wejście `random_num`, a wyliczona pozycja szczeliny zachowuje prawidłowe przesunięcie w rastrze pikseli i nie powoduje generowania błędów poza ekranem.

5. [TEST-05] Test poprawności działania detektora kolizji:

- *Procedura:* Ustawienie pozycji gracza `player_pos` w strefie, w której nadlatująca linia przeszkód nie posiada luki (współrzędna `X` gracza koliduje z pełną linią). Odczekanie na moment wejścia linii w przedział współrzędnych `Y` od 500 do 550 (plus przesunięcie).
- *Oczekiwany rezultat:* Dokładnie w momencie wejścia w strefę kolizji, rejestr `game_over` przechodzi w stan wysoki (1), sygnał `start_game` opada do zera (0), a kombinacyjny blok rysujący przełącza kolory wyjściowe na pełny czerwony (R=FF, G=00, B=00).

4 Matryca pokrycia testowanych wymagań

Matryca pokrycia (Traceability Matrix) stanowi dowód poprawności implementacji i weryfikacji systemu, mapując zdefiniowane wymagania funkcjonalne oraz sprzętowe na konkretne scenariusze testowe z rozdziału trzeciego.

Tabela 1: Matryca pokrycia wymagań przypadkami testowymi

Id wymagania	Nazwa / Krótki opis wymagania	Id przypadku testowego
WYM-F-01	Interaktywne sterowanie ruchem	TEST-03
WYM-F-02	Fizyka ruchu z akceleracją	TEST-03
WYM-F-03	Powrót do prędkości bazowej	TEST-03
WYM-F-04	Ograniczenie przestrzeni ruchu (0–769)	TEST-03
WYM-F-05	Wielopotokowa animacja przeszkód	TEST-04, TEST-05
WYM-F-06	Dynamiczne losowanie luk (LFSR)	TEST-04
WYM-F-07	Sprzętowa detekcja kolizji	TEST-05
WYM-F-08	Obsługa stanów globalnych	TEST-02, TEST-05
WYM-H-01	Standard video VGA VESA 800x600	TEST-01
WYM-H-02	Parametry czasowe synchronizacji	TEST-01
WYM-H-03	Synteza częstotliwości 40 MHz (PLL)	TEST-01
WYM-H-04	Redukcja głębi kolorów do 4 bitów	TEST-01, TEST-05

5 Schemat mikroarchitektury

