Verilog & Modelsim

邓明丽

什么是VerilogHDL?

- 定义: Verilog HDL是一种用于数字逻辑电路设计的 硬件描述语言(Hardware Description Language)。
- ▶ 使用 Verilog HDL可以像设计软件─样设计硬件系统

基本框架

```
module 模块名(input [引脚范围]输入引脚名1,
            input [引脚范围]输入引脚名2,
            output [引脚范围]输出引脚名1
            ....);
 .....(内部处理)
endmodule;
                                    d[3:0]
                    输入引脚1
                            输出引脚1
                    输入引脚2
                        模块名
```

基本框架

```
module 模块名(输入引脚名1,输入引脚名2,
           输出引脚名1
input [引脚范围]输入引脚名1;
input [引脚范围]输入引脚名2;
output [引脚范围]输出引脚名;
 .....(内部处理)
endmodule;
```

加法器

```
module adder
 (input [3:0]a,
  input [3:0]b,
  output [3:0]y);
 assign y = a + b;
endmodule;
                             a[3:0]
                                      y[3:0]
                              b[3:0]
                                 adder
```

模块的实例化

```
.输入引脚名1(高层引脚1)
                                . 输出引脚名1(高层引脚n)
                                .....);
module test
  (input [3:0]in1,
  input [3:0]in2,
  output [3:0]result);
adder add(.a(in1), .b(in2), .y(result));
endmodule;
               in1[3:0]
                            add
                                        result[3:0]
                      a[3:0]
                                y[3:0]
               in2[3:0]
                      b[3:0]
                            adder
                             test
```

模块名 实例化模块名(

parameter

```
module #(parameter WIDTH = 32) 模块名(.....);
.....(内部处理)
endmodule;
WIDTH默认为32
若使用
模块名 实例化模块名 #(n) (.....);
实例化一个模块,内部处理代码中WIDTH的值变为n
```

移位单元

```
module sl2 #(parameter WIDTH = 32) (
 input [WIDTH-1:0] a,
 output [WIDTH-1:0] y);
 //shift left by 2
 assign y = \{a[WIDTH-3:0], 2'b00\};
endmodule
                                         y[31:
                a[31:0]
                                 sl2
```


二路选择器

```
module mux2 #(parameter WIDTH = 32)
(input [WIDTH-1:0] d0, d1,
 input s,
 output [WIDTH-1:0] y);
 assign y = s ? d1 : d0;
endmodule
                     d0
                     d1
```

赋值语句

assign
$$y = a$$

assign
$$y = a + b$$
;



寄存器

```
module register # (parameter
 WIDTH = 32
 (input ena, clk, rst,
 input [WIDTH-1:0] data,
                                   clk reset
 output reg [WIDTH-1:0] out);
always @ (posedge clk)
 if (rst)
                                        rst
    out <= 0;
                           data
                                              out
                                  data
 else if (ena)
                                         out
     out <= data;
                                  ena
                                   register
endmodule
                            ena
```

寄存器组

```
module regfile(input clk, input we3,
     input [4:0] ra1, ra2, wa3,
     input [31:0] wd3,
                                        register 1
                                                 Read
     output [31:0] rd1, rd2);
                                                 data 1
                                        Read
                                        register 2
 reg [31:0] rf[31:0];
                                                 Read
                                                 data 2
                                        register
 always @ (posedge clk)
     if(we3) rf[wa3] \le wd3;
                                        data
                                         RegWrite
 assign rd1 = (ra1 != 0)? rf[ra1]:0;
 assign rd2 = (ra2 != 0)? rf[ra2]:0;
```

endmodule

指令存储器

```
module imem (
 input [7:0] a,
 output [31:0] rd);
                                           rd[31:0]
 reg[31:0] RAM[63:0];
                          a[7:0]
 initial
                                    imem
 begin
 $readmemh("testadd.dat",RAM);
 end
 assign rd = RAM[a[7:2]];
endmodule
```

数据存储器

```
MemWrite
module dmem (
 input clk, we,
                                         Read
 input [31:0] a, wd,
                                 Address
                                          data
 output [31:0] rd);
 reg[31:0] dRAM[63:0];
 assign rd = dRAM[a[7:2]];
 always @ (posedge clk)
                               MemRead
     if (we)
          dRAM[a[7:2]] \le wd;
```

endmodule

Modelsim工具简介



- ◆ ModelSim是业界最优秀的HDL语言仿真软件
- 我们主要用它进行功能仿真

功能仿真

- 什么是功能仿真?
- ◆ 确定一个设计是否实现了预定的功能
- ◆ 根据需要观察电路输入输出端口和电路内部任一信号和寄存器的波形
- ◆ 功能仿真是比较理想的仿真,不会因为器件的物理信息出现因为延迟等现象。


功能仿真示意图

◆ 下面的verilog语言描述了一个怎样的模块?

```
module s( a, b, y);
input a, b;
output y;
assign y = a & b;
endmodule
```

功能仿真示意图

◆ 怎样对这个模块进行功能仿真?



设计输入波形

验证输出波形


输出波形是否与预期相符?

设计输入波形的方法

- 怎样设置输入波形?
- ◆ 使用波形编辑器(有兴趣可自学)
- ◆ 使用verilog语言编写激励文件
- ◆ 什么是激励文件?
- verilog语言描述的给出输入信号具体值的文件

编写激励文件

◆ 怎样设置输入波形?



```
module testbench();
reg a, b;
s an(.a(a),.b(b), .y(out));
initial
begin
a = 1'b0;
b = 1'b1;
#10 a = 1'b1;
#10 b = 1'b0;
end
endmodule
```

testbench语法回顾

```
# + number : 时序控制,延时长度
initial块: 对存储器变量赋初值
 initial
    begin
        input = 1'b1;
     #10 input = 1'b0;
     #10 input = 1'b1;
     #10 input = 1'b0;
    end
always #number <语句>: 每隔number个时间后执行语句
```

编写激励文件


◆ 思考:下列d的波形是怎样的?

```
initial
begin
  b = 1'b1; c = 1'b0;
#10 d = 1'b0;
end

initial
begin
  d = #25 (b|c);
end
```

编写激励文件

◆ 思考:如下波形的激励文件是怎样的?



10 20 30 40 50 60 ns

modelsim的使用范例

◆ 与门的时序仿真

作业

- 1、用verilog描述语言描述一个或门,并设计激励文件验证它的正确性
- 2、一个比较器的输入是X(8位), Y(8位), 当X>Y的时候输出Z(1位)为1, 否则输出Z(1位)为0,设计并验证这个比较器。


思考题

设计一个算术逻辑单元, alucontrol是一个3位的输入信号, 它的值和运算类型的对应关系如下(注:r代表result, 110和111分别是逻辑左移和算术右移):


Alucontrol	运算类型	Alucontrol	运算类型
000	加法:r=x+y	100	非:r = ~x
001	减法:r = x - y	101	r = x < y ? 1:0
010	与:r = x & y	110	r = x << y[4:0] (逻辑)
011	或: r = x y	111	r = x>> y[4:0] (算术)

输入和输出位宽均为32位。输入引脚为:x(32位), y(32位), alucontrol(3位), 输出引脚为:result(32位)。用verilog描述这个ALU,并设计testbench验证其正确性。


- ModelSim电子系统分析及仿真
- ◆ 于斌、米秀杰
- ◆ 电子工业出版社



- ◆ 数字设计和计算机体系结构
- David money harris,
- Sarah L.harris
- ◆ 陈虎译
- ◆ 机械工业出版社



- ◆ Verilog数字系统设计教程(第2版)
- 夏宇闻
- ◆ 北京航空航天大学出版社



- ◆ Verilog HDL数字设计与综合(第2版)
- Samir Palnitkar
- ◆ 夏宇闻 译
- ◆ 电子工业出版社



资料链接

◆公共邮箱: nuaa16_mips@126.com

◆密码: mips2010

END