

أعزاءنا الطلبة, سنكمل ما بدأنا بالتعلم عنه في مادة بنيان الحواسيب 1 ولكن سنقف أولاً في هذه المحاضرة لنراجع بعض المفاهيم الأساسية.

بشكل عام فإن المفاهيم الأساسية التي سيتم دراستها في هذا المقرر:


- تصمیم Control Unit
- البنيان السلمي الفائق S.S
 - ا التوارد P.L
 - الذاكرة الافتراضية
 - الذاكرة الخابية

مستويات البرمجة والمراحل التي تتم بها

High-level Languages

- تتميز بأنها ذات معاني واضحة ومفهومة مثل:

 Go To 20
- وللانتقال من هذا المستوى إلى المستوى الأدنى تمر بالمرحلة التي تسمى Compiling والتي يكون الـCompiler هو المسؤول عنها وتتلخص هذه العملية بأنها تقوم بترجمة هذا الكود من الـHigh-level Language إلى الـAssembly Languages
 - مثل: C++, Java, Perl, Haskell, Dart





Assembly Languages

- تتميز بأنها مفهومة نوعاً ما للمستخدم ولكن ليس لسابقتها، لأنها على مستوى أقل من التجريد (مثال: لغة ·(MIPS
- نلجأ لاستخدامها أحياناً لكونها أقرب للـآلة وللانتقال من هذا المستوى إلى المستوى الأدنى عبر المرحلة التي تسمى Assembling والتي يكون الـAssembler هو المسؤول عنها، تتلخص هذه العملية بأنها تقوم بترجمة هذا الكود من الـAssembly Language إلى الـAssembly Language أيّ (الأصفار والواحدات).
 - بعد ذلك نصل إلى التنفيذ العملي على processor.

ممر المعطيات Data Path وأنواعه

1. ممر المعطيات أحادي الدور Single Cycle


كل تعليمة يتم تنفيذها في دور ساعة واحد.

2. متعدد الأدوار Multi-Cycle

كل تعليمة يتم تنفيذها على عدة مراحل، كل مرحلة تتم في دور ساعة واحد.

3. المتوارد Pipelined

يتم تنفيذ التعليمة على عدة مراحل، مع التداخل بين تنفيذ التعليمات.



أنماط التعليمات MIPS instruction Formats

R-type (op = 0)

add rd, rs, rt من الشكل مثال: 7\$,\$8,\$7

... add, sub, and, or:منما التعليمات

op	rs	rt	rd	Shift	func
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits



Ltuca	(00	 ← ∩	2	2)	
I-type ((Ob	<i>→</i> ∪,	۷,	<i>၁)</i>	

op	rs	rt	immediate
6 bits	5 bits	5 bits	16 bits

منها التعليمات: addi, andi, ori, lw, sw, beq, bne...

J-type


op	Immediate (target address)
6 bits	26 bits

تمرین: حدد القیم العددیة الموزعة علی ممر المعطیات المرفق عند تنفیذ العملیة التالیة بفرض أن 8=6,\$9=4,\$2=1

$$sub \$2,\$8,\$9 \#\$2 \leftarrow \$8 - \$9 = 6 - 4 = 2$$

 $sub rd,rs,rt \# rd \leftarrow rs - rt$

Instruction





تمرين: بفرض لدينا المصفوفة الموضحة بالشكل, ما عمل البرنامج التالي, وما محتوى الذاكرة النهائي؟

□ Data Segment MARS Memory □ □									
Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)	
0x10010000	5	3	2	1	8	6	0	0	•
0x10010020	0	0	0	0	0	0	0	0	≡

- 1. addi \$s0, \$zero, 10 #\$s0 = 10 (s = 10)
- 2. addi \$t1, \$zero, 5 # \$t1 = 5
- 3. loop: lw \$t2,0(\$t0) # load x[i] in \$t2
- 4. add \$t2, \$t2, \$s0 # \$t2 = x[i] + 10
- 5. sw \$t2,0(\$t0) # store \$t2 in x[i]
- 6. addi \$t0, \$t0,4 #\$t2 = \$t2 + 4 (next x[])
- 7. addi \$t1, \$t1, -1 # \$t1 = \$t1 1

يقابل عمل الحلقة:

for
$$(i = 5; i > 0; i = i - 1)$$

 $x[i] = x[i] + s;$

8. bne \$t1,\$zero,loop # last loop iteration reached?

□ Data Segment MARS Memory □ □ □									
Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)	
0x10010000	15	13	12	11	18	6	0	0	٨
0x10010020	0	0	0	0	0	0	0	0	

أي أنه يقوم بزيادة أول 5 عناصر بمقدار 10

أداء المعالجات CPU performance

$$CPUtime = CC \cdot T = IC \cdot \frac{CPI}{f}$$

- $f=rac{1}{T}$ تردد المعالج f
- عدد التعليمات في البرنامج IC •
- عدد الأدوار الكلية في البرنامج *CC*
- (Cycles Per Instruction) عدد الدورات(الوسطي) في التعليمة (Cycles Per Instruction عدد الدورات



MIPS (Million instruction per second)

$$MIPS = \frac{IC}{CPUtime} \times 10^{-6}$$

MFLOP (Million Floating Point Operations per second)

$$MFLOPS = \frac{N(FP \ operations)}{CPUtime} \times 10^{-6}$$

Amdahl's Law

$$Speedup = \frac{performance(new)}{performance(old)} = \frac{CPUtime(old)}{CPUtime(new)}$$

تمرين : بفرض لدينا المعالجين التاليين P1,P2 ينفذان نفس مجموعة التعليمات، الأول معالج أحادى النبضة Single Cycle ، والأخر متعدد الأدوار Multi Cycle وفيه CPI=3 ، ويعملان على ترددات الساعة الواردة بالجدول، المطلوب:

- 1. أيهما أعلى بقيمة MIPS ؟
- ✔ بفرض أن عدد التعليمات في البرنامج المنفذ = 3200 احسب زمن التنفيذ على المعالجين، واحسب عدد أدوار التنفيذ، وحدد أي المعالجين له الأداء الأعلى؟

1)
$$CPI1 = 1$$

$$MIPS = \frac{IC}{CPUtime} \times 10^{-6} = \frac{f}{CPI} * 10^{-6}$$
نعلم أن:

$$MIPS_{(1)} = 1.6 \cdot 10^9 \cdot 10^{-6} = 1.6 \times 10^3 = 1600$$

Processor	Clock rate (f)	CPI
P1	1.6×10^{9}	?
P2	2.4×10^{9}	3

$$MIPS_{(2)} = \frac{2.4 \times 10^9}{3} \times 10^{-6} = 0.8 \times 10^3 = 800 \Rightarrow MIPS_{(1)} > MIPS_{(2)}$$

2)
$$MIPS = \frac{IC}{CPUtime} \times 10^{-6} \rightarrow CPUtime = \frac{IC}{MIPS} \times 10^{-6}$$

 $CPUtime_{(1)} = \frac{3200}{1600} \times 10^{-6} = 2 \times 10^{-6} \text{ (s)} \quad CPUtime_{(2)} = \frac{3200}{800} \times 10^{-6} = 4 \times 10^{-6} \text{ (s)}$

بما أن زمن التنفيذ على المعالج ρ1 أقل فهو ذو الأداء الأعلى في تنفيذ هذا البرنامج

$$CPUtime = \frac{CC}{f} \rightarrow CC = f \times CPUtime$$

$$CC_{(1)} = 1.6 \cdot 10^{9} \cdot 2 \cdot 10^{-6} = 3200 \text{ (cycles)}$$

$$CC_{(2)} = 9600 \text{ (cycles)}$$



تمرين : بفرض أن لدينا برنامجاً يتألف من تشكيلة التعليمات التالية:

650 ALU operations, 100 stores, 600 loads, 50 branches

وبفرض أن كل تعليمة حسابية يلزمها 1 cycle، كل تعليمة تحميل أو تخزين في الذاكرة يلزمها 5 cycles وكل تعليمة تفرع يلزمها 2 cycles ، وبفرض أن تردد المعالج 2 GHz.

- 1. احسب زمن التنفيذ *CPI*.
- 2. بفرض أمكننا تقليل عدد التعليمات التحميل إلى النصف، احسب التسريع الناتج، ثم احسب .CPInew

1)
$$CPUtime = \frac{CC}{f} = \frac{650 \times 1 + 100 \times 5 + 600 \times 5 + 50 \times 2}{2 \times 10^9} = \frac{4250}{2 \times 10^9} = 2125 \ (ns)$$

$$CPI = \frac{CC}{IC} = \frac{4250}{1400} = 3.03$$

2)
$$CPUtime_{(new)} = \frac{CC}{f} = \frac{650 \times 1 + 100 \times 5 + 300 \times 5 + 50 \times 2}{2 \times 10^9} = \frac{2750}{2 \times 10^{-9}} = 1375 \ (ns)$$


$$Speedup = \frac{performance_{new}}{performance_{old}} = \frac{CPUtime_{old}}{CPUtime_{new}} = \frac{2125 \ ns}{1375 \ ns} = 1.54$$

$$CPI_{new} = \frac{CPUtime_{new} \times f}{IC_{new}} = 1375n \times \frac{2G}{1100} = 2.5$$

تمرين : بفرض لدينا ممر المعطيات التالي لمعالج MIPS أحادي الحور Single Cycle DataPath) S.C تمرين : بفرض لدينا ممر

- 1. بفرض أنه يتم تنفيذ التعليمات التالية (add, lw, sw, j) ما هي قيمة 1
 - 2. احسب زمن دور النعالج بفرض أن أزمنة التأخير كالتالى:

Memory access = 10ns, Alu =8 ns, Register file access = 5





لأنه أحادي الدور (1 CPI=1


2) زمن الدور حسب أطول تعليمة ينفذها المعالج وفي حالتنا (١١٧) فهو مجموع الأزمنة:

$$Mem + R.F + ALU + Mem + R.F = 10 + 5 + 8 + 10 + 5 = 38$$
 (ns)

تمرين : لدينا ممر المعطيات التالي لمعالج MIPS متعدد الأدوار Multicycle Data Path.

- 1. بفرض أنه يتم تنفيذ تسلسل التعليمات التالية (add, lw, sw, j) ما هي قيمة الـ(add, lw, sw, j)
 - 2. احسب زمن دور المعالج بفرض أن أزمنة التأخير كالتالي:

Memory access=10 (ns), ALU = 8 (ns). Register file Access = 5



$$CPI = \frac{CC}{IC} = \frac{4+5+4+3}{4} = \frac{16}{4} = 4$$
 (1

 $T=10\;(n_S)$:زمن الدور حسب أطول مرحلة يمر بها المعالج وفي حالتنا هي مرحلة الذاكرة فيكون (2



وظيفة: نريد اختبار مترجمين 2 compilers مختلفين على معالج يعمل بتردد MHz قم استخدام كل من المترجمين من أجل برنامج معين, فحصلنا على القيم الموضحة في الجدول, المطلوب: احسب CPI بالحالتين وأي التسلسلين أسرع بالتنفيذ؟

Instruction Class	CPI	عدد التعليمات باستخدام المترجم الأول	عدد التعليمات باستخدام المترجم الثاني
A	1	5×10^{6}	7×10^{6}
В	2	1×10^{6}	1×10^{6}
С	3	2×10^{6}	1×10^{6}

$$CPUtime = CC \cdot T = IC \cdot \frac{CPI}{f}$$

$$\Rightarrow CC \cdot T = IC \cdot CPI \cdot T$$

$$CC = IC \cdot CPI$$

$$\Rightarrow CPI = \frac{CC}{IC}$$

$$(5 \cdot 10^{6}) + 2 \cdot (1 \cdot 10^{6}) + 3 \cdot (2 \cdot 10^{6})$$

$$= \frac{5 + 2 + 6}{5 + 1 + 2} = \frac{13}{8}$$

$$CPI_{(1)} = 1.625$$

$$CPI_{(2)} = \frac{1 \cdot (7 \cdot 10^{6}) + 2 \cdot (1 \cdot 10^{6}) + 3 \cdot (1 \cdot 10^{6})}{(7 \cdot 10^{6}) + (1 \cdot 10^{6}) + (1 \cdot 10^{6})}$$

$$= \frac{7 + 2 + 3}{9} = \frac{12}{9}$$

$$CPI_{(2)} = 1.33$$

لمعرفة أيّ التسلسلين أسرع نقارن زمن تنفيذهما:

$$\frac{\textit{CPUtime}_1}{\textit{CPUtime}_2} = \frac{\frac{\textit{IC}_1 \cdot \textit{CPI}_1}{\textit{f}}}{\frac{\textit{IC}_2 \cdot \textit{CPI}_2}{\textit{f}}} = \frac{8 \times 1.625}{9 \times 1.33} = \frac{13}{11.97}$$

$$\Rightarrow \textit{CPUtime}_1 > \textit{CPUtime}_2$$
ومنه نجد أن التسلسل الثانى أسرع

نعلم أن:



وظيفة: بفرض أن لدينا برنامجاً معيناً ينفذ على معالج A فيه تردد الساعة $f=200\ MHz$ ، فكان عدد التعليمات الكلي $=400\ MHz$ مليون تعليمة، و $=50\ MIPS$ وعند تنفيذه على معالج $=60\ MHz$ (باستخدام مترجم مختلف) كان عدد التعليمات الكلي $=60\ MIPS$ مليون تعليمة، و $=60\ MHz$

- A في حالة المعالج CPI في حالة المعالج
- 2. أيّ المعالجين أسرع في تنفيذ البرنامج وما نسبة التسريع؟
 - B في حالة المعالج MIPS .3

$$MIPS = \frac{IC \cdot 10^{-6}}{CPUtime} \Rightarrow CPUtime = \frac{IC}{MIPS} \times 10^{6}$$
 نعلم أن (1

$$CPUtime_A = \frac{40 \times 10^6}{50} \times 10^{-6} = 0.8 (s)$$

$$CPUtime = IC \times \frac{CPI}{f} \Rightarrow CPI = f \cdot \frac{CPUtime}{IC}$$

$$CPI_A = \frac{200 \cdot 10^6 \cdot 0.8}{40 \cdot 10^6}$$

$$\Rightarrow CPI_A = 4$$



$$\frac{CPUtime_A}{CPUtime_B} = \frac{0.8}{\frac{60 \times 10^6 \times 6}{400 \times 10^6}} = \frac{0.8}{0.9}$$

$$\dfrac{9}{8}=1.125$$
 ومنه المعالج $_{A}$ أسرع من $_{B}$ في تنفيذ البرنامج بنسبة

$$MIPS = \frac{IC}{CPUtime} \times 10^{-6}$$

$$\Rightarrow MIPS_B = \frac{60 \times 10^6}{0.9} \times 10^{-6} = 66.67$$

نلقاكم في المحاضرة القادمم