

通信与网络实验平台


1、 实验目的

随着通信与网络技术的发展，学习相关专业知识的学生和科技人员不但需要掌握扎实的基础理论，而且还需要学习与了解更多的现代通信与网络的技术理论，特别是数字方面的知识。对于各种技术理论，已有很多教材进行了详细的讲解，但培养高科技人才不能仅仅限于理论知识，还要能够将理论知识应用于实践当中，这就需要进行大量的通信与网络实验。

本实验平台的设计目的就是让读者根据所学习的理论知识，通过验证试验，加深对理论知识的理解，学习实际的应用。通过实际编解码的信号观察、调制、接收等环节，深入了解通信系统的工作原理和流程。

2、 实验平台组成

此通信与网络试验平台主要包含以下几个部分：电源模块、FPGA 模块、PCM 模块、PAM 模块、DDS 模块、BPSK 传输模块、ARM 控制模块和 LED 显示屏等，每部分的详细内容在下面会有说明，试验平台的板图如下所示：



2.1、现场可编程门阵列（FPGA）

FPGA 采用 Altera 公司的 Cyclone® IV E 系列的 EP4C75，包含 7.5 万个逻辑单元、305 个 M9K 存储器模块、2,745Kbits 存储器总容量、200 个 18 x 18 乘法器、4 个 PLL、426 个最大用户 I/O。

2.2、闪存（FLASH）


Flash 采用 EPCS64N 芯片，用于 AS 口下载程序后存储程序，使 FPGA 芯片断电重启后能够重新加载程序。另外，FLASH 芯片还可以用编程器写入固定数据，例如查找表格、语音信号灯数据，这样就可以用 FPGA 控制读功能，实现对固定存储器的读功能。

2.3、直接数字频率综合（DDS）

直接数字频率综合（DDS）采用芯片 AD9850。直接数字频率合成是一种由一个高稳定性和准确度的标准参考频率源，产生千千万万个具有同一频率稳定性和准确度的信号的技术，它具有模拟频率合成器难以比拟的优点，是简化和改善频率合成技术的有力工具。其主要优点有：

- （1）频率转换快：DDS 频率转换时间段，一般在纳秒级；
- （2）分辨率高：大多数 DDS 可提供的频率分辨率小于 1Hz，许多小于 0.001Hz，有些甚至还要小，AD9850 的频率分辨率在 125MHz 的参考时钟下，频率分辨率为 0.0291Hz；
- （3）合成范围宽：AD9850 可以产生 0.03Hz 到 62.5MHz 的频率输出（参考时钟为 125MHz）；
- （4）信号纯度高；
- （5）可控制相位：DDS 可方便地控制输出信号的相位，在频率变换时也能保持相位连续，在所有的频率合成技术中，这个特点是 DDS 所独有的。

应用 AD9850 的原理图见图 XXX。



AD9850 共包含 5 字节（40bit）控制码，它提供 5bit 的数控相位调制，能使输出相位以 180°、90°、45°、22.5°、11.25°或是它们任意组合的增量改变；提供 32bit 频率控制字。AD9850 的输出频率 F_{out} ，参考时钟 $CLKIN$ 以及频率控制字 $\Delta Phase$ 的关系满足下式：

$$F_{out} = \frac{\Delta Phase \times CLKIN}{2^{32}}$$

其中频率控制字 ΔPhase 为 32bit 控制字的值。


AD9850 的数据输入模式分为两种：并行输入模式和串行输入模式。在并行输入模式的情况下，模式控制码为“00”，由数据输入端（D0~D7）每次 8bit 一次输入频率控制字。在串行输入模式的情况下，模式控制码为“11”，由数据输入端 D7 每次 1bit 一次输入频率控制字。

因为 AD9850 的输出时取样信号，它的输出频谱遵循奈奎斯特抽样定理，它的输出频谱应该包括基本脉冲谐波谱，所以 AD9850 的输出后会接低通滤波器，从而得到更好的正弦波。

2.4、PCM 编解码芯片

PCM 编解码功能采用芯片 TP3070 来实现。TP3070 内部的主要功能为实现 PCM 编解码，运用了先进的开关电容技术，在发送端进行带通滤波处理，在接收端进行低通滤波处理。在 PCM 编码方面可以选用 A 律或 μ 律，并采用了传统的串行 PCM 接口，使主频能够达到 4.096MHz。

TP3070 芯片内部的主要功能电路框图如下图：



其中待编码信号从 V_{F_XI} 口输入，经过滤波电路之后，进入编码模块（ENCODER），之后从发送端（ D_{X0} 、 D_{X1} ）发送出去，在本实验平台中，其信息将接入到 FPGA 芯片中进行处理。

与编码模块相对应的便是解码模块，从接口 D_{R0} 、 D_{R1} 输入已经编码完成的 PCM 信号处理存储到寄存器（RX REGISTER）中，进行滤波处理后从接口 V_{F_XO} 输出。

芯片中的其他主要接口分为以下几个部分：

- (1) FS_X 、 FS_R 为数据发送、接收部分帧同步时隙信号
- (2) $BCLK$ 、 $MCLK$ 为位时钟（bit clock）信号及接收部分主时钟信号；
- (3) $CCLK$ 、 CO 、 CI 为时钟及芯片参数配置输入接口；


芯片 TP3070 正常工作前，需要进行工作参数设置，其中比较关键的几个参数设置为：

- (1) 主时钟（ $MCLK$ ）工作频率的选择；
- (2) A 律或者 μ 律的量化选择；
- (3) 输入、输出信号幅度的量程；
- (4) 芯片内部延时（Delayed Data Timing）和非延时（Non-Delayed Data Timing）的时序模式选择。

芯片 TP3070 的具体参数含义、参数输入芯片的时序请从相应的 Datasheet 中查询，芯片在实验中的具体应用将在“PCM 编解码实验”中进行进一步的阐述。

2.5、PAM 调制芯片

PAM 调制功能采用芯片 MAX4575 来实现，MAX4575 芯片其内部主要为两通道的单刀单掷开关组成，开关都能处理正常的模拟输入信号，适用于低失真音频模拟信号。其内部结构框图如下图所示：



MAX4575	
LOGIC	SWITCH
0	OFF
1	ON

SWITCHES SHOWN FOR LOGIC "0" INPUT

为了实现 PAM 调制，使用 MAX4575 中的一个通道即可，从 COM1 端口输入一个频率较高的正弦波，从 IN1 端口输入一个编码后的方波，通过方波控制开关电路实现正弦波信号是否输出，从而间接的实现了编码后方波与正弦波的乘法操作。


2.6、数模转换（DAC）

数模转换模块采用 AD9709 芯片来实现，芯片中拥有高速双通道 8bit 的数模转换器，尤其在处理通信模式中的 I、Q 两路数据时进行了优化，接口处都配置有缓存区，两路的写入信号和时钟控制信号都是分开的，芯片中的主要端口如下：

- (1) DB7P1~DB0P1：8bit 的 1 通道待转化的数字信号；
- (2) WRT1：1 通道的数据写入信号；

(3) CLK1: 分配给 DAC 的主时钟信号。

8bit 的数字信号可以转化为 256 个不同幅度的模拟信号，双通道的转换可以适用于 I、Q 两路通信，在使用芯片时，其关键信号的写入时序如下图所示：



在数字信号 (DATA IN) 输入的有效时间 ($t_s + t_H$) 内，需要一个写信号 (WRT1) 来使芯片采集数据，输出信号 (I_{OUTA}) 比写信号 (WRT1) 稍有延迟 (t_{PD})，由时序图不难发现，我们不妨将 WRT1 与 CLK1 信号绑在一起方便实现。

2.7、模数转换 (ADC)


数模转换模块采用 AD9288 芯片来实现，芯片中拥有高速双通道 8bit 的数模转换器，具有片上跟踪和电路保持的功能，具有低成本、低功耗、体积小、易用性等优点，尤其具有出色的动态性能，能在 100MSPS 范围能正常工作。

8bit 数字信号从 FPGA 输入到数模转换芯片 AD9709 转换为模拟信号后，经过传输回路，回到模数转换芯片 AD9288 后再转化为数字信号。

2.8、调制器 (Modulator)

调制器我们使用调制芯片 LTC5598 来实现，LTC5598 可以直接调制 I/Q 两路信号，应用于高性能的无线信号传输系统，例如点对点的微波链路、GSM、EDGE、CDMA 等。

I/Q 两路基带信号输入经过电压-电流转换器后，进入混频器，混频器的输出相加后，应用一个缓冲区，转换成差分混频器信号输出，其典型应用框图如下：




在这个实验平台上，由 FPGA 输出的 8bit 信号经过 DAC 后就变成了模拟信号，模拟信号经过滤波之后便进入调制器上变频成射频信号。

2.9、解调器 (Demodulator)

与调制器相对应的便是解调器芯片 LTC5584，它是直接转换正交解调器，为高线性度接收机的应用进行了优化，工作频率从 30MHz 到 1.4GHz。在通信接收机中，可以将射频信号直接转换为带宽为 530MHz 或者更高的 I/Q 基带信号。

高线性度的 LTC5584 解调芯片为接收器提供了超大的动态工作范围，不需要中频信号处理及滤波操作，就能直接将射频信号转换到基带信号，其典型应用框图如下：



2.7、微控制器 (NXP_ARM)

这个实验平台上的微控制器选择了 NXP 公司推出的基于 ARM 内核的 LPC1778 芯片，操作频率可达 100MHz 以上，外设组件包含高达 512KB 的 flash 存储器、64KB 的数据存储器、以太网 MAC、USB 主机/从机/OTG 接口、8 通道 DMA 控制器、4 个 UART、2 条 CAN 通道、2 个 SSP 控制器、SPI 接口、3 个 IIC 接口、2 输入和 2 输出的 IIS 接口、8 通道的 12 位 ADC、10 位 DAC、电机控制 PWM、正交编码器接口、4 个通用定时器、6 输出的通用 PWM、带有独立电池供电的超低功耗 RTC 和多大 70 个的通用 IO 管脚。

在这个实验平台中，我们主要使用微控制器来实现以下几个主要功能：

- (1) 按键：输入操作者输入的指令到微控制器进行处理；
- (2) 液晶显示屏：通过微控制器来控制液晶显示屏显示菜单、选项等；
- (3) I2C 总线：传输微控制器的信号至 FPGA 进行参数设置；
- (4) 各种接口：微控制器控制着包括 USB、光纤、UART、网口等输入接口。

在实验过程中，我们通过按键来控制微控制器，进行实验的选择，微控制器通过 I2C 总线对 FPGA 硬件程序进行相应的参数设置，随后 FPGA 输出相应的信号，启动周边的各种功能芯片进行工作，我们便可以通过示波器、LED 灯等观测到相应的实验现象。

2.8、拨码开关 (共 16 位)、晶体振荡器和二极管显示等的附属部分。

实验平台上共有 16 位拨码开关，拨码开关都与 FPGA 芯片相连，便于产生用户需要的手动控制信号，如使得 FPGA 工作复位的 RESET 信号等。

晶体振荡器主要用于原始时钟的产生，实验平台上采用了 60.8MHz 的晶振，直接接入 FPGA 芯片内，FPGA 芯片进行时钟分频后产生各种所需的时钟频率，比如给 DDS 的参考时钟、给 PCM 的 MCLK 时钟、给 DAC 和 ADC 的写时钟等。

二极管的显示部分主要用于显示某些数据的处理结果。例如，在做 BPSK 调制实验时，通过两排二极管等来看 (8,4) 汉明码的发送和接收情况作对比，一目了然。

3、 实验原理

利用这个通信与网络试验平台能够验证通信系统中的编解码、数模转换、传输等基本原理解，例如 PCM 编解码、BPSK 传输系统等。用户可以通过对微控制器的操作进行实验流程，并用示波器观察不同模块中各个部分的信号波形，来验证通信原理的理论知识。

4、 附属说明

- (1) 为了方便示波器进行波形的观测，在实验平台上有较多的 TP 接口可供使用，在具体的实验说明中都给出了每个接口的信号的原理说明。
- (2) 作为验证性观测实验，主要是为了让用户观察、验证通信原理中的一些理论知识，请不要更改 FPGA 芯片中的硬件代码。