

电子电路与系统基础(A1)---电阻电路

第11讲： 数字门电路




李国林

清华大学电子工程系

A班课程内容安排

第一学期：电阻	序号	第二学期：动态
电路定律	1	电容电感
电阻电源	2	一阶时域
电路定理	3	正弦稳态
方程列写	4	一阶时频
网络分析	5	二阶时域
二极管	6	二阶时频
晶体管	7	二阶应用
MOSFET	8	寄生效应
BJT	9	频率特性
反相电路	10	作业选讲
数字门	11	负反馈
放大器	12	正反馈
三种组态	13	振荡器
差分放大	14	期末复习
期末复习	15	总复习

三、BJT反相器







$$i_B = \frac{v_{IN} - v_{BE}}{R_B} \stackrel{\text{启动导通后}}{\approx} \frac{v_{IN} - 0.7}{R_B}$$


负载线方程
戴维南源约束条件

$$i_C = \frac{V_{DD} - v_{CE}}{R_C}$$

图解反相特性



$$v_{BE} < V_{BE,on} = 0.7V$$





$$v_{CE} > V_{CE,sat} = 0.2V$$


$$v_{CE} = V_{CE,sat} = 0.2V$$

分段折线近似分析

截止区：开路模型






$$v_{IN} < V_{BEon} = 0.7V$$



$$v_{OUT} = V_{CC}$$

恒流区 流控流源模型






$$v_{IN} > V_{BEon} = 0.7V$$

$$I_{C0} = \beta I_{B0} = \beta \frac{v_{IN} - V_{BEon}}{R_B}$$

$$v_{OUT} = V_{CC} - I_{C0} R_C = V_{CC} - \beta \frac{v_{IN} - V_{BEon}}{R_B} R_C = V_{CC} + \beta \frac{R_C}{R_B} V_{BEon} - \beta \frac{R_C}{R_B} v_{IN}$$





恒流区与饱和区的分界点



$$v_{OUT} = V_{CC} + \beta \frac{R_C}{R_B} V_{BEon} - \beta \frac{R_C}{R_B} v_{IN,s} = V_{CE,sat}$$

$$v_{IN,s} = \frac{V_{CC} + \beta \frac{R_C}{R_B} V_{BEon} - V_{CE,sat}}{\beta \frac{R_C}{R_B}} = \frac{V_{CC} - V_{CE,sat}}{\beta \frac{R_C}{R_B}} + V_{BEon}$$

饱和区：恒压源模型




$$v_{IN} > v_{IN,s} = \frac{V_{CC} - V_{CE,sat}}{\beta \frac{R_C}{R_B}} + V_{BE(on)}$$

$$v_{OUT} = V_{CE,sat}$$

自行验证满足饱和区条件 $i_C < \beta i_B$

反相特性分段折线描述



$$v_{IN} < V_{BEon}$$

$$V_{BEon} < v_{IN} < \frac{V_{CC} - V_{CEsat}}{\beta \frac{R_C}{R_B}} + V_{BEon}$$

$$v_{IN} > \frac{V_{CC} - V_{CEsat}}{\beta \frac{R_C}{R_B}} + V_{BEon}$$

晶体管做放大器使用是，必须确保其工作点位于有源区

数字门电路 内容

- 基本逻辑
 - 与，或，非
 - 逻辑运算规则
- 门电路实现
 - 以非门为例，说明用晶体管开关实现门电路
 - BJT, MOSFET, CMOS
 - CMOS门电路
 - 非门、与非门，或非门
- 作业讲解

一、基本逻辑运算

■ 逻辑

- logic: 是关于争执 argument 的学问
- 谁对谁错, 孰真孰假?
- true or false?

■ 二进制01自然对应逻辑01

二值逻辑	1	0
正反判断	true	false
	真	假
	正	反
	正确	错误
	同意	反对
	是	否
	许可	不可
	高电平	低电平
	...	...

布尔逻辑

Boolean logic

- George Boole 19世纪中叶定义
- 布尔逻辑中的三种基本运算
 - 非：NOT
 - 反着来，对着干
 - 与：AND
 - 两个人都同意才可行
 - 或：OR
 - 两个人中只要有一个同意就可行






真值表
体现了电路功能

A	not A
0	1
1	0


A	B	A and B
0	0	0
0	1	0
1	0	0
1	1	1

A	B	A or B
0	0	0
0	1	1
1	0	1
1	1	1

逻辑运算电路符号

逻辑	逻辑表达式	常用电路符号	方块符号
非	$Z = \overline{A}$ $Z = \neg A$ $Z = \text{not } A$	非门 	NOT gate Inverter 
与	$Z = AB$ $Z = A \cdot B$ $Z = A \wedge B$ $Z = A \text{ and } B$	与门 	AND gate 
或	$Z = A + B$ $Z = A \vee B$ $Z = A \text{ or } B$	或门 	OR gate 

由逻辑表达式 获得真值表



A	B	C	Z
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

真值表代表电路功能


由真值表获得逻辑表达式 已知功能，如何设计电路

A	B	C	Z
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C$$


$$Z = \overline{A + B \cdot \overline{C}}$$

如何化简可以得到实用电路?



$$Z = \overline{A + B \cdot \overline{C}}$$

逻辑运算功能完全一致
但实现难度和成本差距很大



$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C$$

逻辑运算规则

$$\overline{\overline{A}} = A \quad \text{双反律: double negation}$$

$$A + 0 = A \quad A \cdot 1 = A$$

恒等律: **identity**

$$A + A = A \quad A \cdot A = A$$

幂等律: **idempotence**

$$A + 1 = 1 \quad A \cdot 0 = 0$$

湮灭律: **annihilator**

$$A + \overline{A} = 1 \quad A \cdot \overline{A} = 0$$

互补律: **complementation**

交换律: **commutativity**

$$AB = BA$$

$$A + B = B + A$$

$$(AB)C = A(BC)$$

$$(A + B) + C = A + (B + C)$$

结合律: **associativity**

分配律: **distributivity**

$$A(B + C) = AB + AC$$

$$A + \overline{A}B = A + B$$

吸收律: **absorption**

$$A + AB = A$$

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

$$\overline{A + B} = \overline{A} \cdot \overline{B}$$


De Morgan's law

A	B	$\overline{A}B$	$A + \overline{A}B$	$A + B$
0	0	0	0	0
0	1	1	1	1
1	0	0	1	1
1	1	0	1	1



两个逻辑相同，只要
它们的真值表相同

De Morgan律的电路符号形式


$$\overline{A \cdot B} = \overline{A} + \overline{B}$$



NAND gate
与非门



NOR gate
或非门



$$\overline{A + B} = \overline{A} \cdot \overline{B}$$

对De Morgan律的直观理解

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

$$\overline{A + B} = \overline{A} \cdot \overline{B}$$


$$A \cdot B = \overline{\overline{A} + \overline{B}}$$

$$A + B = \overline{\overline{A} \cdot \overline{B}}$$

两个人都同意则同意

一个意思，换个说法


两个人中，只要有一个人不同意，则不同意



两个人中只要有一个同意了则同意

一个意思，换个说法

两个人都不同意则不同意



逻辑表达式化简

$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C$$

?

$$Z = \overline{A + B \cdot C}$$

$$\begin{aligned} Z &= \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C \\ &= \overline{A} \cdot \overline{B} \cdot \overline{C} + (\overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot \overline{B} \cdot C) + \overline{A} \cdot B \cdot C \\ &= (\overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C) + (\overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C) \\ &= \overline{A} \cdot \overline{B} \cdot (\overline{C} + C) + \overline{A} \cdot C \cdot (\overline{B} + B) \\ &= \overline{A} \cdot \overline{B} + \overline{A} \cdot C \\ &= \overline{A} \cdot (\overline{B} + C) \\ &= \overline{A + B \cdot C} \end{aligned}$$

幂等律

结合律

分配律

互补律，恒等律

分配律

De Morgan律

是否是最简式？

不够直观？最终结果不确定

卡诺图 Karnaugh Maps

$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C$$

C \ AB	00	01	11	10
0	1	0	0	0
1	1	1	0	0

格雷码

$$\begin{aligned}
 Z &= \overline{A} \cdot \overline{B} + \overline{A} \cdot C \\
 &= \overline{A} \cdot (\overline{B} + C) \\
 &= \overline{A + B \cdot C}
 \end{aligned}$$

卡诺图适用于**3**输入、**4**输入变量的逻辑运算

简单明了

多于**4**变量的逻辑运算化简方法，后续数字逻辑与处理器基础课程中学习

卡诺图化简训练

AB \ CD	00	01	11	10
00	1	0	0	0
01	1	1	*(不在意)	1
11	1	1	1	1
10	1	1	1	1

$$Z = \overline{C} \cdot \overline{D} + A + B$$

AB \ CD	00	01	11	10
00	1	0	0	1
01	1	0	*	*
11	1	0	1	1
10	1	0	1	1

$$Z = \overline{D} + A \cdot C$$

二、门电路实现


- 逻辑门电路如何实现呢？
 - 逻辑有0、1之分，对应开关的开、关两个状态，因此逻辑门电路可以用开关实现
 - 基本门电路的开关实现
 - 与，或，非
 - 与非，或非

与运算的开关实现方案

定义或实现：

逻辑**0**：开关断开


逻辑**1**：开关闭合



只有两个开关都闭合
灯泡才是亮的



只有两个输入都是逻辑**1**
输出才是逻辑**1**

定义或实现：
灯泡亮：逻辑**1**
灯泡灭：逻辑**0**



A	B	AB
0	0	0
0	1	0
1	0	0
1	1	1


或运算的开关实现方案



A	B	A+B
0	0	0
0	1	1
1	0	1
1	1	1

非运算的旁路开关实现方案

Bypass Switch



开关旁路非运算

输入逻辑**0**：开关断开

$$V_L = \frac{R_L}{R_L + R_D} V_{DD}$$

灯泡亮：输出逻辑**1**


输入逻辑**1**：开关闭合

$$V_L = 0$$

灯泡灭：输出逻辑**0**

A	not A
0	1
1	0

与非运算的旁路开关实现方案




A	B	$\overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

两个开关只要一个是断开的
灯泡则是亮的

两个输入只要一个是逻辑**0**
输出就是逻辑**1**

$$Z = \overline{A} + \overline{B}$$

或非运算的 旁路开关实现方案



两个开关只要一个闭合
灯泡则是灭的

两个输入只要一个是逻辑**1**
输出就是逻辑**0**

$$Z = \overline{A + B}$$

只有两个开关都断开
灯泡才是亮的

只有两个输入都是逻辑**0**
输出才是逻辑**1**


$$Z = \overline{A} \cdot \overline{B}$$

A	B	$\overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0


开关的电路实现

- 机械开关不适宜自动控制
- BJT有‘饱和导通态’和‘截止态’对应于开关的‘闭合态’和‘断开态’
- MOSFET有‘欧姆导通区’和‘截止区’对应于开关的‘闭合’和‘断开’
- 用晶体管实现开关是自然的选择



MOSFET开关



$$V_{out} = \begin{cases} +5V & \text{逻辑1: } V_{in} = \text{低电平(逻辑0)} \\ 0.5V & \text{逻辑0: } V_{in} = \text{高电平(逻辑1)} \end{cases}$$



功耗问题




暂不考虑外接负载影响，输出悬空，外接负载为无穷大
 开关断开时，晶体管截止，无电流，非门无功耗
 开关闭合时，晶体管饱和导通，有大电流流过偏置电阻

$$P_{DC} = V_{DD} I_{DC} = 5V \times 1.8mA = 9mW$$

CMOS非门

Complementary MOS




如果开关是理想的：导通 $\mathbf{U=0}$ ，关断 $\mathbf{I=0}$ ：无论导通或关断， $\mathbf{P=UI=0}$

实际**MOS**开关并不十分理想，但足够接近理想开关，其静态功耗极低

CMOS门电路

PMOS逻辑与NMOS逻辑输出可点接：端口并联


两个逻辑输出可点接并联的前提条件：输出完全一致或一个输出是悬空的




CMOS NOT Gate

PMOS和**NMOS**，一个饱和导通时另一个截止，消耗功率很小

$$Z_N = \begin{cases} \text{悬浮高阻态} & A = 0 \\ 0 = \bar{A} & A = 1 \end{cases}$$



NMOS正向开关旁路
输入高电平时，输出低电平，求非
输入低电平时，输出悬空




$$Z_P = \begin{cases} 1 = \bar{A} & A = 0 \\ \text{悬浮高阻态} & A = 1 \end{cases}$$

PMOS反向开关
输入低电平时，输出高电平，求非
输入高电平时，输出悬空

CMOS与非门

相同逻辑符号表明它们连在一起，免除连线过多头晕



$$Z_P = \begin{cases} \text{悬浮高阻态} & A \cdot B = 1 \\ \overline{A + B} = 1 = \overline{A \cdot B} & A \cdot B = 0 \end{cases}$$

开关并联或运算，反向开关先求非


$$Z_N = \begin{cases} \overline{A \cdot B} = 0 & A \cdot B = 1 \\ \text{悬浮高阻态} & A \cdot B = 0 \end{cases}$$

开关串联与运算，旁路开关后求非

$$Z = Z_P \text{ 并 } Z_N = \overline{A \cdot B} = \overline{A} + \overline{B}$$

悬空如弃权默认，由并联电压决定最终逻辑输出

CMOS或非门



$$Z_P = \begin{cases} \overline{A \cdot B} = 1 = \overline{A + B} & A + B = 0 \\ \text{悬浮高阻态} & A + B = 1 \end{cases}$$

开关串联与运算，反向开关先求非



$$Z_N = \begin{cases} \text{悬浮高阻态} & A + B = 0 \\ \overline{A + B} = 0 & A + B = 1 \end{cases}$$

开关并联或运算，旁路开关后求非

$$Z = Z_P \text{ 并 } Z_N = \overline{A + B} = \overline{A} \cdot \overline{B}$$

悬空如弃权默认，由并联电压决定最终逻辑输出

CMOS门电路的一般框架



注意：上**P**下**N**保共源组态，晶体管不能随意调换位置

数字门 小结

- 与、或、非是布尔二值逻辑的基本运算
- 真值表是逻辑运算结果的表格表述
 - 如果两个逻辑表达式的真值表一样，这两个表达式则等价
- 卡诺图是三输入、四输入逻辑运算化简的基本手段
- 二值逻辑运算可以通过开关通断实现
 - 旁路开关后求非，反相开关先求非
 - 开关并联或运算，开关串联与运算
- CMOS门电路的PMOS开关电路是NMOS开关电路的互补，是德摩根律的具体应用
 - N并则P串，N串则P并
 - 或非=非与，与非=非或

本节课内容在教材中的章节对应

- P507: 开关抽象
- P517: 数字抽象
- P524-539: 组合逻辑电路

作业6.5 微分电阻与直流电阻

- 假设某二极管伏安特性在很大范围内都满足指数律关系
 - 该二极管的反向饱和电流 I_{S0} 为10fA
 - 给出直流电流为0.1mA, 1mA, 10mA时对应的直流电压, 以及该直流工作点上的直流电阻和微分电阻
 - 分析直流电阻和微分电阻的变化规律

$$i_D = I_{S0} \left(e^{\frac{v_D}{V_T}} - 1 \right)$$


i_D (mA)	v_D	R_D	r_d
0.1			
1			
10			

微分电阻和直流电阻

$$i_D = I_{S0} \left(e^{\frac{v_D}{v_T}} - 1 \right)$$

$$e^{\frac{v_D}{v_T}} = 1 + \frac{i_D}{I_{S0}}$$

$$v_T = \frac{kT}{q} = 26mV$$



$$v_D = v_T \ln \left(1 + \frac{i_D}{I_{S0}} \right)$$

$$I_{S0} = 10fA$$

$$i_D = 0.1mA, 1mA, 10mA$$

$$v_D = \dots$$

非线性电阻的特征：电阻阻值和工作点有关

$$\frac{di_D}{dv_D} = \frac{I_{S0}}{v_T} e^{\frac{v_D}{v_T}}$$

$$= \frac{i_D + I_{S0}}{v_T} \approx \frac{i_D}{v_T}$$

i_D (mA)	v_D	R_D	r_d
0.1	0.5987V	5.987kΩ	260Ω
1	0.6585V	658.5Ω	26Ω
10	0.7184V	71.84Ω	2.6Ω

电流大幅变动，电压几乎不变：恒压等效的基础

$$r_d \ll R_D$$

$$r_d = \frac{dv_D}{di_D} = \frac{v_T}{I_D}$$

微分电阻很小，小信号的电压波动导致较大的电流波动

$$R_d = \frac{V_D}{I_D} \approx \frac{0.7V}{I_D}$$

二极管导通恒压源模型，但二极管本质是耗能的非线性电阻

微分电阻用于交直流分析

$$i_D = I_{S0} \left(e^{\frac{v_D}{v_T}} - 1 \right)$$

$$i_D = f(v_D)$$

$$i_D = I_{D0} + i_{ac}$$

$$v_D = V_{D0} + v_{ac}$$

Taylor展开

$$i_D = f(v_D) = f(V_{D0} + v_{ac}) = f(V_{D0}) + f'(V_{D0})v_{ac} + \frac{f''(V_{D0})}{2!}v_{ac}^2 + \dots$$

$$\approx f(V_{D0}) + f'(V_{D0})v_{ac} = I_{D0} + i_{ac}$$

$|v_{ac}|$ 很小 高阶项影响可忽略不计

$$= f(V_{D0}) + \frac{v_{ac}}{r_d}$$

$$I_{D0} = f(V_{D0})$$

直流分析：非线性分析

只要交流信号足够小

$$i_{ac} = f'(V_{D0})v_{ac} = \frac{v_{ac}}{r_d}$$

交流小信号线性分析

直流非线性分析和交流小信号线性分析可以分开分别进行：下节课进一步讨论

微分电阻别名

■ Differential Resistance

■ 微分电阻

■ Incremental Resistance


■ 增量电阻

■ Dynamic Resistance

■ 动态电阻

■ Small Signal Resistance

■ 交流小信号电阻



$$r_d = \frac{dv_D}{di_D} \quad \text{微分电阻}$$

$$i = I_0 + \Delta i$$

$$v = V_0 + \Delta v = V_0 + r_d \Delta i$$

$$r_d = \frac{\Delta v}{\Delta i} \quad \text{增量电阻}$$

$$i = I_0 + i_{ac}(t)$$

$$v = V_0 + v_{ac}(t) = V_0 + r_d i_{ac}(t)$$

$$r_d = \frac{v_{ac}(t)}{i_{ac}(t)} \quad \begin{array}{l} \text{动态电阻} \\ \text{交流电阻} \end{array}$$

交直流功率

$$v_D = V_{D0} + v_{ac} \qquad i_D = I_{D0} + i_{ac} \approx f(V_{D0}) + \frac{v_{ac}}{r_d}$$

$$\begin{aligned} P_D &= \overline{p_D} = \overline{v_D i_D} = \overline{(V_{D0} + v_{ac})(I_{D0} + i_{ac})} \\ &= \overline{V_{D0} I_{D0} + v_{ac} I_{D0} + V_{D0} i_{ac} + v_{ac} i_{ac}} \\ &= V_{D0} I_{D0} + \overline{v_{ac} I_{D0}} + V_{D0} \overline{i_{ac}} + \overline{v_{ac} i_{ac}} \\ &= V_{D0} I_{D0} + \overline{v_{ac} i_{ac}} = P_{DC} + P_{AC} \\ &\approx V_{D0} I_{D0} + r_d \overline{i_{ac}^2} = I_{D0}^2 R_D + I_{ac,rms}^2 r_d \end{aligned}$$


直流电阻可用于表述直流功率大小，
在信号处理中没有什么地位

交流电阻（微分电阻）不仅可用于
表述交流功率大小，同时可用于
表述交流压流的线性转换关系



微分元件在非线性电路
分析中具有重要的地位

电流镜

- 晶体管做放大器使用时，往往将其偏置在恒流导通区
- 恒流导通区工作的晶体管除了可以做放大器使用，还可以实现电流源电路
 - 恒流区具有恒流特性，可等效为恒流源
- 关键问题就是如何将晶体管偏置到恒流区
 - 一种偏置方式就是将晶体管bc (gd) 连在一起，形成二极管形式
 - 输入电流流过二极管形成二极管电压
 - 二极管电压控制输出晶体管形成恒流输出
 - 选择负载使得输出晶体管的 V_{CE} 大于饱和电压即可
 - 不考虑电流增益和厄利效应的理想晶体管
 - 其输出电流和输入电流之比为晶体管尺寸之比
 - 当两个晶体管尺寸完全一致时，两个电流完全一致
 - 电流镜




作业9.3 电流反向



设计电路：使得流出电流等于流入电流

电流镜电路是反相电流放大电路



设计中，要确保两个晶体管同类型，两个 V_{BE} 相同，相关工艺参量才能对消

$$\frac{I_{OUT}}{I_{IN}} = \frac{-I_{C2}}{I_{C1} + I_{B1} + I_{B2}} \approx -\frac{I_{C2}}{I_{C1}} \quad \beta \text{ 足够大}$$


$$= -\frac{\beta A_{J2} J_{BS0} \left(e^{\frac{V_{BE2}}{v_T}} - 1 \right) \left(1 + \frac{V_{CE2}}{V_A} \right)}{\beta A_{J1} J_{BS0} \left(e^{\frac{V_{BE1}}{v_T}} - 1 \right) \left(1 + \frac{V_{CE1}}{V_A} \right)}$$

$$\approx -\frac{A_{J2}}{A_{J1}} \quad \mathbf{V_A \text{ 足够大, 或者等效输出电阻 } r_{ce} \text{ 足够大}}$$

电流增益则几乎完全由物理尺寸决定

反相级联则同相

电阻上的电流只能从高电平流向低电平



$$I_{OUT} = I_{C4} \approx \frac{A_{J4}}{A_{J3}} I_{C3} = \frac{A_{J4}}{A_{J3}} I_{C2}$$


$$\approx \frac{A_{J4}}{A_{J3}} \frac{A_{J2}}{A_{J1}} I_{C1} \approx \frac{A_{J4}}{A_{J3}} \frac{A_{J2}}{A_{J1}} I_{IN}$$

同相电流放大器

假设所有晶体管都工作在恒流区

输入电流 I_{IN} 流过二极管产生 V_{BE1} 电压，作用到 T_2 产生 I_{C2} 电流，该电流流过 T_3 产生 V_{EB3} 电压，作用到 T_4 产生 I_{C4} 电流（输出电流）


作业9.4 Widlar电流镜



- 我们希望这两个电流镜都能够产生 $12\mu A$ 的电流输出，请给出你的设计：给出电阻阻值
- 假设晶体管在 $I_C = 1mA$ 时的 V_{BE} 压降为 $0.7V$
- 通过研究对比，说明微电流镜在产生微电流时较一般的电流源有哪些优点。

已知条件告知的是反向饱和电流

假设晶体管在 $I_C=1\text{mA}$ 时的 V_{BE} 压降为 0.7V



$$I_C = I_{CS0} e^{\frac{V_{BE}}{V_T}} = 1\text{mA} = I_{CS0} e^{\frac{700}{26}}$$


$$I_{CS0} = e^{-\frac{700}{26}} \cdot 1\text{mA} = 2\text{fA}$$

$$I_O = 12\mu\text{A} = I_{CS0} e^{\frac{V_{BE}}{V_T}}$$

$$V_{BE} = 26\text{mV} \times \ln \frac{12\mu\text{A}}{2\text{fA}} = 585\text{mV}$$

$$R_2 = \frac{12 - 0.585}{12\mu} = 951\text{k}\Omega$$

微电流镜可以大幅降低电路尺寸



$$R_2 = \frac{12 - 0.7}{1m} = 11.3k\Omega$$

$$R_E = \frac{0.7 - 0.585}{12\mu} = 9.58k\Omega$$



$$R = nR_{\text{方块}}$$

$$\frac{951k\Omega}{11.3k + 9.58k} = 45.5$$

电阻面积为原来的1/45.5

同时，负反馈导致电流源内阻很大，电流输出稳定性提高

第11讲 数字门 作业

作业1 加法器设计

$$\begin{array}{r} 10110100 \\ + 11101101 \\ \hline 110100001 \end{array}$$

$$\begin{array}{r} 180 \\ + 237 \\ \hline 417 \end{array}$$


■ 二进制加法运算

	C_8	C_7	C_6	C_5	C_4	C_3	C_2	C_1	0
	0	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
+	0	B_7	B_6	B_5	B_4	B_3	B_2	B_1	B_0
	C_8	S_7	S_6	S_5	S_4	S_3	S_2	S_1	S_0

对每一位 i ，都是 $\mathbf{A_i+B_i+C_i}$ ，产生和 $\mathbf{S_i}$ 以及进位 $\mathbf{C_{i+1}}$


加法器系统框架

- 从最低位开始加，考虑进位一位一位地加
 - 8个一位全加器级联，即可实现两个8位二进制数的相加功能



一位全加器设计

A_i	B_i	C_i	C_{i+1}	S_i
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		




- 填写真值表
- 用卡诺图化简
- 用CMOS晶体管实现
 - 教材例题跟做一遍，教材例题为降低晶体管个数有诸多化简，可以不考虑这个需求，只需用CMOS实现逻辑即可

作业2 卡诺图化简

- 1、化简卡诺图，写出输出Z用ABCD表述的逻辑表达式
- 2、用PMOS互补NMOS的CMOS电路形态（上P下N，形式互补）实现这些逻辑运算，画出CMOS晶体管级电路图
- 3、如果有与门、或门、非门电路可供选用，用与/或/非门实现上述逻辑
- 4、如果只有二输入的与非门可供选用，如何用与非门实现前述逻辑？

AB \ CD	00	01	11	10
00	1	0	0	1
01	0	1	*	*
11	1	1	*	1
10	1	*	0	1

作业3 Flash ADC 编码器设计



模拟输入电压	$C_2C_1C_0$	数字输出码 D_1D_0
$\dots \sim 1/8V_{REF}$	000	00
$1/8V_{REF} \sim 3/8V_{REF}$	001	01
$3/8V_{REF} \sim 5/8V_{REF}$	011	10
$5/8V_{REF} \sim \dots$	111	11

编码器设计

- 已知flash-ADC的码表如左图
- 给出逻辑表达式，用与非门实现上述逻辑表达式
- 画出编码器的CMOS实现方案


$C_2C_1C_0$	数字输出码 D_1D_0
000	00
001	01
011	10
111	11



三个输入变量，共**8**种情况，这里仅有**4**种情况

剩下**4**种情况真值表中都是*(是**0**是**1**不在乎)，因为在实际电路中，这**4**种情况不会也不应该出现

作业4 PNP反相器

- 用分段折线模型分析，写出输入输出反相特性曲线方程，画出其反相特性曲线





- 构造如图所示的与运算门电路
- 输入逻辑序列如下
 - A : 0011001011010..
 - B : 0101100110010..
 - 用 V_{DD} 和 GND 电压对应逻辑1和逻辑0，电压波形为理想跳变信号
- 仿真确认输出 $\bar{Z}$ 和 Z 序列电压波形
 - 观察电压的非理想跳变波形
 - T 降低到多少时，就无法完成数字逻辑与功能运算？
 - 观察四个电流波形：计算功耗：存在0、1翻转导致的动态功耗