

习题十一

2020 年 12 月 15 日

- 使用 D 触发器：
 - 分别设计具有计数序列为 0、1、2、4、6 的计数器和具有计数序列为 0、2、4、6、8 的计数器。
 - 画出计数器的逻辑图。
- 列出下图 1 中扭环形计数器的 8 个无效状态，求出每个无效状态的次态，说明为什么计数器进入无效状态后，无法返回有效状态。按照讲义中推荐的方法修改电路，解释为什么修改后的计数器产生同样的状态序列，但当电路进入任何一个无效状态后，都能返回有效状态中。




图 1 四级扭环形计数器

- 分析下图 2 所示带反馈的 datapath 结构电路。Reg1 和 Reg2 都是边沿触发寄存器，且传播延时最大值为 $t_{\text{clk-q,max}} = 4\text{ns}$ ，传播延时最小值为 $t_{\text{clk-q,min}} = 2\text{ns}$ ，建立时间 $t_{\text{setup}} = 1\text{ns}$ ，保持时间 $t_{\text{hold}} = 1\text{ns}$ 。Logic1 和 Logic2 是组合逻辑电路模块，其传播延时的最大值和最小值如图中所示。




图 2 带反馈的 datapath 结构电路

- 如果没有时钟偏差和时钟抖动，该系统的最高工作频率是多少？
- 该系统能够容忍的最大的随机时钟偏差是多少？
- 假设没有随机时钟偏差，你如何布置时钟线增加时钟偏差以最大化系统性能，而不影响电路功能？能达到的最高工作频率是多少？