

习题七

2020 年 11 月 10 日

1. 用 $0.25\mu\text{m}$ CMOS 工艺设计伪 nMOS 反相器（用讲义表 4.2 的参数），电源电压 $V_{\text{DD}}=2.5\text{V}$ ，NMOS 的宽长比为 4。

- 1) 若要求 $V_{\text{OL}}=0.3\text{V}$ ，确定 PMOS 的尺寸。
- 2) 若 PMOS 的宽长比选为 2，求此时的 V_{OL} 和输出低电平时的静态电流。

2. 设计实现如下真值表所确定逻辑功能的 DCVSL 电路。

A	B	C	F
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

3. 如下图 1 所示，存放在 100fF 电容上的输出电压在 $A=B=0$ 时的初始值为 2.5V 。如果信号改变为 $A=0$ ， $B=1$ ，求 V_{out} 的值。设 $V_{\text{Tn}}=0.5\text{V}$ ，不考虑衬偏效应。




图 1

4. 如下图 2 所示伪 NMOS 或非门电路，PMOS 负载管的宽长比 $(W/L)=0.6$ ，NMOS 的宽长比均为 $(W/L)=1.5$ ， $V_{\text{DD}}=2.5\text{V}$ ，采用讲义上 $0.25\mu\text{m}$ 工艺器件参数。
- a) 分别求只有 1 个输入为高电平和 4 个输入均为高电平时的输出电压 V_o 。
 - b) 分别求每个输入端高电平的概率为 0.5 和 0.1 时的平均静态功耗。设 4 个输入独立变化。
 - c) 用 SPICE 进行模拟比较。




图2 伪 NMOS 或非门