

习题九

2020 年 12 月 01 日

1. 设计一个组合电路，产生 BCD 码的补码。
2. 利用下图 BCD 加法器和上题中的补码器实现 BCD 加减器电路，用元件框图表示。




图 1 BCD 加法器

3. 已知一个寄存器 REG0 的建立时间、保持时间和传播延时分别为 $t_{\text{setup}} = 0.5\text{ns}$ 、 $t_{\text{hold}} = 0.2\text{ns}$ 和 $t_{\text{pcq}} = 0.5\text{ns}$ ，如下图 2 所示，分别在该寄存器的数据输入端 D、时钟输入端 CLK 和数据输出端 Q 插入一个缓冲器，形成 3 个新的寄存器 REG1、REG2 和 REG3，插入的缓冲器传播延时为 $t_{\text{buf}} = 0.2\text{ns}$ 。试确定 REG1、REG2 和 REG3 各自的建立时间、保持时间和传播延时。




图 2 寄存器时序参数