

习题五

2020 年 10 月 20 日

1. 提取 CMOS 反相器的等效电容和电阻。

- 1) 仿真用的电路图如下图 1 所示。脉冲输入源的参数为（200MHz，10ps 上升/下降时间，V1=0V，V2=1.8V）。模拟该反相器在两种负载条件下的延时： $C_L=3\text{fF}$ 和 $C_L=6\text{fF}$ （注： $1\text{fF}=10^{-15}\text{F}$ ）。

C_L	3fF	6fF
t_{pHL}		
t_{pLH}		




图 1 提取反相器电阻和输出电容的仿真用电路图

- 2) 提取该反相器的等效电阻和电容。假设反相器的传播延时近似为：

$$t_p = 0.69 \times R_{eq} \times C_{eq}$$

用 1) 的结果估算该反相器的等效电阻和总的漏区扩散电容 (C_d)。假设 PMOS 与 NMOS 有近似相等的导通电阻，可以用平均延时 t_p 代替从高到低的延时 t_{pHL} 和从低到高的延时 t_{pLH} 。

- 3) 为了估算该反相器的输入电容，用另一个相同的反相器代替图 1 中负载电容 C_L ，如图 2 所示（注：第二个反相器带 3fF 的负载）。通过模拟得出原反相器的传播延时，并估算它的输入电容 (C_g)。




图 2 提取反相器输入电容的仿真电路图

2. 利用第 1 题中提取得到的反相器的等效电阻和电容，计算该反相器驱动 4 个与之相同的反相器时的传播延时（如下图 3 所示）。并与 Spice 仿真结果进行比较。




图3 反相器驱动4个相同反相器负载

（注：除特别说明或明确需要，本题采用与第1题相同的脉冲输入源参数、反相器尺寸和电源电压）

3. 设计静态 CMOS 组合逻辑门，实现逻辑功能： $F = \overline{(A+B+C)}D$ 。
- 设计 NMOS 和 PMOS 器件的尺寸，使得其输出电阻与如下尺寸反相器的输出电阻相同： $(W/L)_n = 4$ ， $(W/L)_p = 8$ 。
 - 试给出最坏 t_{pHL} 和 t_{pLH} 所对应的输入组合（图案）。并说明得到最大传播延时所对应的初始输入图案及输入信号的转换。考虑内部节点的电容效应。

- c) 用 SPICE 验证 b)的结果。设所有晶体管的 $L=0.25\mu\text{m}$ 。
- d) 如果 $P(A=1)=0.5$, $P(B=1)=0.2$, $P(C=1)=0.3$, $P(D=1)=0.4$, 求该逻辑门在如下情形下的功耗: $V_{DD}=2.5\text{V}$, $C_{out}=30\text{fF}$, $f_{clk}=250\text{MHz}$ 。