

习题八

2020 年 11 月 17 日

1. 求下图 1 所示电路输出函数 F 和 G 的简化布尔表达式。




图 1

2. 设计一个余 3 码-二进制的译码器，将不用的码组作为无关条件。
3. 分别画出一个仅由或非门构成和仅由与非门构成的 2-4 译码器逻辑图，包含一个使能输入。
4. 一个组合电路由下面的三个布尔函数来确定：

$$F_1(A,B,C) = \Sigma(1,4,6)$$

$$F_1(A,B,C) = \Sigma(3,5)$$

$$F_1(A,B,C) = \Sigma(2,4,6,7)$$

用与非门构成的译码器来实现该电路，且与非门或者与门与译码器的输出相连。使用译码器的框图，使外部逻辑门的输入数目为最小。

5. 用两个 4 选 1 数据选择器实现一个全加器。
6. 用一个 4 选 1 数据选择器以及外部的逻辑门实现布尔函数：

$$F(A,B,C,D) = \Sigma(1,2,5,7,8,10,11,13,15)$$

将输入 A 和 B 与选择线相连。四条数据线上的输入将是变量 C 和 D 的函数。用 F 表示 C 和 D 的函数，那么当 $AB = 00$ 、 01 、 10 和 11 四种情况下可分别获得 F 的值。这些函数的实现需加上外部逻辑门。