

习题六

2020 年 10 月 27 日

1. 用 $0.25\mu\text{m}$ CMOS 工艺设计静态 CMOS 反相器(可使用讲义表 4.2 和表 4.3 的参数), 满足以下要求:

- 1) 对称的延时特性 ($t_{pLH} = t_{pHL}$);
- 2) $t_p = 2\text{ns}$ ($\pm 0.1\text{ns}$)。

连接在输出端的负载电容 $C_L = 3\text{pF}$ (注: 该负载电容远远大于反相器内部电容)。先手工进行设计计算确定晶体管的尺寸 (固定 $L = 0.25\mu\text{m}$), 然后用 SPICE 进行验证和优化。

2. 设计 3 级反相器组成的反相器链驱动上题中的负载电容 (不考虑信号的相位问题), 使得延时最小 (设: 第一级反相器尺寸为 $W_n = 0.50\mu\text{m}$, $W_p = 1.2\mu\text{m}$, 第一级反相器输入电容为 10fF , 本征延时为 0.03ns)。计算最小延时和晶体管总宽度。并用 Spice 仿真验证你的设计。

3. 如图 1 所示, 第一个反相器的输入电容 C_{in} 为 2 个单位电容, $C_1 = 10$ 单位电容, 逻辑链终端的负载电容 C_L 为 50 个单位电容。求使该逻辑链驱动 C_L 的延时最小时各逻辑门 a, b, c 的输入电容与第一个反相器输入电容的比。(图中两个或非门的尺寸相同)




图 1 组合逻辑路径性能优化