

设计作业：32 位加法器设计

2020-11-24

一、概述

加法器广泛用于各种处理器电路系统中，加法器的速度通常对处理器的性能具有决定性影响。所以，在处理器的设计中，加法器作为关键部分需要精心设计。

本设计作业要求基于 0.18um 工艺设计 32 位进位旁路加法器电路。

二、设计要求

设计总的目标是实现功能正确、速度快、功耗低且面积小的加法器电路。具体要求如下：

- 加法器类型：进位旁路加法器
- 位宽：32 比特；
- 延时：小于 3ns（典型条件下）；
- 面积：尽量小；
- 功耗：尽量低；

可分如下 3 个步骤进行设计：

1. 结构设计，即选择每一旁路级的位数。可根据提供的 0.18um 工艺的标准单元电路相关数据进行估算，从各种逻辑门的延时分析，确定每一旁路级的位数使得加法器整体延时最小。
2. 电路设计。根据第 1 步确定的结构，设计晶体管级的电路。可自行设计各基本单元电路，并确定晶体管尺寸；也可以从标准单元库中选择合适的单元电路。
3. 仿真验证和优化。用 Spice 仿真，验证设计的正确性，并进行必要的优化。确定性能满足上述要求，并给出具体的延时和功耗数据，计算整个加法器使用的晶体管总尺寸。

三、报告要求

你的设计报告应该包括：

1. 结构设计。设计的依据和结果。
2. 电路设计。电路设计的依据和设计的具体电路。
3. 仿真验证结果。说明设计的正确性，给出延时和功耗的数值。计算整个加法器的所有晶体管尺寸之和，以估算你的设计面积大小。
4. 你设计过程中的心得体会和建议。

5. Spice 仿真的网表文件或电路图和相关结果作为附件提供。

四、物理和电气规格

1. 工艺

采用 0.18umCMOS 工艺，Spice 参数采用课堂提供的 0.18um 参数。

2. 电源电压

所有电源电压都为 1.8V。

3. 性能测量

所有延时的测定都以输入/输出信号的 50%的点为参考。

4. 功耗

每人的设计可能工作在不同的频率，我们统一以 100MHz 的时钟频率测量功耗。

5. 面积

面积计算以模块中所有晶体管的宽度之和估算。

6. 上升/下降时间

所有外部输入信号的上升/下降时间为 100ps，所有输出信号的上升/下降时间不超过 200ps。

7. 负载电容

所有输出端需要驱动 20fF 外部负载电容。

8. 输入电容

所有输入端的输入电容应不超过 20fF 电容。

五、组织形式

分组完成，每组 2~3 人。明确分工，合作完成。

六、口头报告

将在 15 周课堂上每组分别进行报告，其他组同学提问讨论。

七、书面报告

在 15 周结束前提交完整的书面报告。

八、评分标准

设计作业总得分由 2 部分构成：1) 加法器实现的功能、性能结果 60%； 2) 书面报告 40%。