



总结 & 习题

第8-10章 & 习题7-11

2020-12-22

第8章 **CMOS**逻辑电路的高级技术

- 镜像电路
- 有比逻辑
 1. 伪nMOS
 2. 差分串联电压开关逻辑（**DCVSL**）
- 传输晶体管和传输门逻辑
- 动态**CMOS**

第9章 组合逻辑电路设计

■ 简介

1. 组合逻辑电路分析
2. 组合逻辑设计步骤

■ 比较器

■ 译码器

■ 编码器

■ 多路选择器

■ 加法器

二进制加法器、BCD加法器、减法器

第10章 时序逻辑电路设计

- ◆ 时序电路基本概念
- ◆ 时序单元电路设计
- ◆ 时序电路分析
- ◆ 时序电路设计过程
- ◆ 寄存器和计数器设计
- ◆ 流水线电路概念

习题七

1. 用 $0.25\mu\text{m}$ CMOS工艺设计伪nMOS反相器，电源电压 $V_{DD}=2.5\text{V}$ ，NMOS的宽长比为4。

a) 若要求 $V_{OL}=0.3\text{V}$ ，确定PMOS的尺寸。

b) 若PMOS的宽长比选为2，求此时的 V_{OL} 和输出低电平时的静态电流。

a) $V_{OL}=0.3\text{V}$ ，求 $(W/L)_p$

NMOS线性，PMOS速度饱和，则：

$$k_n \left((V_{DD} - V_{Tn}) V_{OL} - \frac{V_{OL}^2}{2} \right) + k_p \left((-V_{DD} - V_{Tp}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) = 0$$

代入参数，解得： $(W/L)_p = 5.52$

习题七

1. 用0.25μm CMOS工艺设计伪nMOS反相器，电源电压 $V_{DD}=2.5V$ ，NMOS的宽长比为4。

a) 若要求 $V_{OL}=0.3V$ ，确定PMOS的尺寸。

b) 若PMOS的宽长比选为2，求此时的 V_{OL} 和输出低电平时的静态电流。

b) $(W/L)_p = 2$ ，求 V_{OL} 和 I_{stat}

设NMOS线性，PMOS速度饱和，则：

$$k_n \left((V_{DD} - V_{Tn}) V_{OL} - \frac{V_{OL}^2}{2} \right) + k_p \left((-V_{DD} - V_{Tp}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) = 0$$


代入参数， $(W/L)_n = 4$ ， $(W/L)_p = 2$ ，解得： $V_{OL} = 0.1V$

输出低电平时的静态电流为： $I_{DSATp} = k_p \left((-V_{DD} - V_{Tp}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right)$
 $= 96\mu A$

习题七


2. 设计实现如下真值表所确定逻辑功能的DCVSL电路。

A	B	C	F
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



习题七

3. 如下图1所示，存放在100fF电容上的输出电压在 $A = B = 0$ 时的初始值为2.5V。如果信号改变为 $A = 0, B = 1$ ，求 V_{out} 的值。设 $V_{Tn} = 0.5V$ ，不考虑衬偏效应。



初始时总的电荷为： $Q_T = 2.5 * 100\text{fF} = 250 \text{ fC}$

如果信号值改变后，电荷在两个电容上重新分布，但总电荷保持不变。


假设电荷重新分布后， $V_{out} < V_B - V_T = 2V$ 。因此

$$(100+40) V_{out} = Q_T$$

所以 $V_{out} = 250\text{fC}/140\text{fF} = 1.79V$ 。假设成立

习题七

4. 如下图2所示伪NMOS或非门电路，PMOS负载管的宽长比 $(W/L)=0.6$ ，NMOS的宽长比均为 $(W/L)=1.5$ ， $V_{DD}=2.5V$ ，采用讲义上0.25 μm 工艺器件参数。
- a) 分别求只有1个输入为高电平和4个输入均为高电平时的输出电压 V_O 。
- b) 分别求每个输入端高电位的概率为0.5和0.1时的平均静态功耗。设4个输入独立变化。
- c) 用SPICE进行模拟比较。



习题七

1) 当只有一个器件导通时, $(W/L)_{\text{等效}} = 1.5$

设NMOS线性, PMOS速度饱和, 则:

$$k_n \left((V_{DD} - V_{Tn}) V_{OL} - \frac{V_{OL}^2}{2} \right) + k_p \left((-V_{DD} - V_{Tp}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) = 0$$

代入参数, $(W/L)_n = 1.5$, $(W/L)_p = 0.6$, 解得: $V_{OL} = 0.081V$

当4个器件都导通时, $(W/L)_{\text{等效}} = 6$

解得: $V_{OL} = 0.02V$

习题七

- b) 分别求每个输入端高电平的概率为0.5和0.1时的平均静态功耗，设4个输入独立变化。

输出低电平时的静态功耗为：

$$P_{\text{low}} = V_{\text{DD}} * \left| K_p \left(\frac{W}{L} \right)_p (-V_{\text{DD}} - V_{\text{TP}} - \frac{V_{\text{DSATp}}}{2}) V_{\text{DSATp}} \right| = 72 \text{ uW}$$

每个输入端高电平的概率为0.5时：

输出为高电平的概率为： $P_1 = (1-0.5)^4 = 0.0625$ ，

则输出低电平的概率为： $P_0 = 1 - P_1 = 0.9375$ ，

因此平均静态功耗为： $P_{\text{avg}} = 72 * P_0 = 67.5 \text{ uW}$

每个输入端高电平的概率为0.1时：


输出为高电平的概率为： $P_1 = (1-0.1)^4 = 0.6561$ ，

则输出低电平的概率为： $P_0 = 1 - P_1 = 0.3439$ ，

因此平均静态功耗为： $P_{\text{avg}} = 72 * P_0 = 24.76 \text{ uW}$

习题八

1. 求下图1所示电路输出函数 F 和 G 的简化布尔表达式。



解：

$$F = ABC + A'D$$

$$G = ABC + BCD' + A'D'$$

习题八

2. 设计一个余3码 - 二进制的译码器，将不用的码组作为无关条件。

余3码				二进制			
A	B	C	D	w	x	y	z
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	0	1	0	0
1	0	0	0	0	1	0	1
1	0	0	1	0	1	1	0
1	0	1	0	0	1	1	1
1	0	1	1	1	0	0	0
1	1	0	0	1	0	0	1

$$w = AB + ACD$$



$$x = B'C' + B'D' + BCD$$

$$y = C'D + CD'$$

$$z = D'$$

习题八

3. 分别画出一个仅由或非门构成和仅由与非门构成的2-4译码器逻辑图，包含一个使能输入。



习题八


4. 一个组合电路由下面的三个布尔函数来确定：

$$F_1(A,B,C) = \Sigma(1,4,6)$$

$$F_2(A,B,C) = \Sigma(3,5)$$


$$F_3(A,B,C) = \Sigma(2,4,6,7)$$

用与非门构成的译码器来实现该电路，且与非门或者与门与译码器的输出相连。使用译码器的框图，使外部逻辑门的输入数目为最小。



习题八

5. 用两个4选1数据选择器实现一个全加器。



习题八

6. 用一个4选1数据选择器以及外部的逻辑门实现布尔函数：

$$F(A,B,C,D) = \Sigma(1,2,5,7,8,10,11,13,15)$$

将输入A和B与选
函数。用F表示C
况下可分别获得

A	B	C	D	F	
0	0	0	0	0	$F = C \oplus D$
0	0	0	1	1	
0	0	1	0	1	
0	0	1	1	0	
0	1	0	0	0	$F = D$
0	1	0	1	1	
0	1	1	0	0	
0	1	1	1	1	
1	0	0	0	1	$F = C + D'$
1	0	0	1	0	
1	0	1	0	1	
1	0	1	1	1	
1	1	0	0	0	$F = D$
1	1	0	1	1	
1	1	1	0	0	
1	1	1	1	1	

习题九

1. 设计一个组合电路，产生BCD 码的补码。

BCD码					BCD补码				
十进制数	A	B	C	D	十进制数	w	x	y	z
0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	9	1	0	0	1
2	0	0	1	0	8	1	0	0	0
3	0	0	1	1	7	0	1	1	1
4	0	1	0	0	6	0	1	1	0
5	0	1	0	1	5	0	1	0	1
6	0	1	1	0	4	0	1	0	0
7	0	1	1	1	3	0	0	1	1
8	1	0	0	0	2	0	0	1	0
9	1	0	0	1	1	0	0	0	1

$$w = A'B'C'D + A'B'CD'$$


$$x = A'B'CD + A'BC' + A'BD'$$

$$y = A'CD + A'BC'D' + AB'C'D'$$

$$z = D$$


习题九

2. 利用下图BCD加法器和上题中的补码器实现BCD加减器电路，用元件框图表示。



习题九

3. 已知一个寄存器REG0的建立时间、保持时间和传播延时分别为 $t_{\text{setup}} = 0.5\text{ns}$ 、 $t_{\text{hold}} = 0.2\text{ns}$ 和 $t_{\text{pcq}} = 0.5\text{ns}$ ，如下图2所示，分别在该寄存器的数据输入端D、时钟输入端CLK和数据输出端Q插入一个缓冲器，形成3个新的寄存器REG1、REG2和REG3，插入的缓冲器传播延时为 $t_{\text{pbuf}} = 0.2\text{ns}$ 。试确定REG1、REG2和REG3各自的建立时间、保持时间和传播延时。




习题九

① REG1:

$$t_{\text{setup1}} = t_{\text{setup}} + t_{\text{pbuf}} = 0.5\text{ns} + 0.2\text{ns} = 0.7\text{ns}$$

$$t_{\text{hold1}} = t_{\text{hold}} - t_{\text{pbuf}} = 0.2\text{ns} - 0.2\text{ns} = 0$$

$$t_{\text{pcq1}} = t_{\text{pcq}} = 0.5\text{ns}$$




② REG2:

$$t_{\text{setup2}} = t_{\text{setup}} - t_{\text{pbuf}} = 0.5\text{ns} - 0.2\text{ns} = 0.3\text{ns}$$

$$t_{\text{hold2}} = t_{\text{hold}} + t_{\text{pbuf}} = 0.2\text{ns} + 0.2\text{ns} = 0.4\text{ns}$$

$$t_{\text{pcq2}} = t_{\text{pcq}} + t_{\text{pbuf}} = 0.5\text{ns} + 0.2\text{ns} = 0.7\text{ns}$$




③ REG3:

$$t_{\text{setup3}} = t_{\text{setup}} = 0.5\text{ns}$$

$$t_{\text{hold3}} = t_{\text{hold}} = 0.2\text{ns}$$

$$t_{\text{pcq3}} = t_{\text{pcq}} + t_{\text{pbuf}} = 0.5\text{ns} + 0.2\text{ns} = 0.7\text{ns}$$



习题十

2. 由两个 D 触发器 A 和 B、两个输入 x 和 y 以及一个输出 z 构成的时序电路，其状态方程和输出方程如下：

$$A(t+1) = xy' + xB$$

$$B(t+1) = xA + xB'$$

$$z = A$$

- 1) 画出电路的逻辑图；
- 2) 列出时序电路的状态表；
- 3) 画出对应的状态图。


习题十

2. 由两个 D 触发器 A 和 B、两个输入 x 和 y 以及一个输出 z 构成的时序电路，其状态方程和输出方程如下：

$$A(t+1) = xy' + xB$$

$$B(t+1) = xA + xB'$$

$$z = A$$



现态		输入		次态		输出
A	B	x	y	A	B	z
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	1	1	1
0	0	1	1	0	1	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	1	0	1
0	1	1	1	1	0	1
1	0	0	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	1	1
1	0	1	1	0	1	0
1	1	0	0	0	0	0
1	1	0	1	0	0	0
1	1	1	0	1	1	1
1	1	1	1	1	1	1

习题十


3. 某时序电路包含两个 JK 触发器 A 和 B、两个输入 x 和 y 以及一个输出 z。触发器的输入方程和电路的输出方程如下：

$$J_A = Bx + B'y' \quad K_A = B'xy'$$

$$J_B = A'x \quad K_B = A + xy'$$

$$z = Ax'y' + Bx'y'$$


现态		输入		次态		输出
A	B	x	y	A	B	z
0	0	0	0	1	0	1
0	0	0	1	0	0	0
0	0	1	0	1	1	0
0	0	1	1	0	1	0
0	1	0	0	0	1	1
0	1	0	1	0	1	0
0	1	1	0	1	0	0
0	1	1	1	1	1	0
1	0	0	0	1	0	1
1	0	0	1	1	0	0
1	0	1	0	0	0	0
1	0	1	1	1	0	0
1	1	0	0	1	0	1
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	1	0	0



习题十一

1. 使用D触发器:

- 分别设计具有计数序列为 0、1、2、4、6 的计数器和具有计数序列为0、2、4、6、8的计数器。
- 画出计数器的逻辑图。



现态			次态		
<i>A</i>	<i>B</i>	<i>C</i>	<i>A(t+1)</i>	<i>B(t+1)</i>	<i>C(t+1)</i>
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	1	0	0
1	0	0	1	1	0
1	1	0	0	0	0

$$D_A = A'B + AB'$$


$$D_B = C + AB'$$

$$D_C = A'B'C'$$

习题十一

1. 使用D触发器:

- 分别设计具有计数序列为 0、1、2、4、6 的计数器和具有计数序列为0、2、4、6、8的计数器。
- 画出计数器的逻辑图。



现态			次态		
<i>A</i>	<i>B</i>	<i>C</i>	<i>A(t+1)</i>	<i>B(t+1)</i>	<i>C(t+1)</i>
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	0	0


$$D_A = BC$$

$$D_B = B'C + BC'$$

$$D_C = A'C'$$

习题十一

2. 列出下图1中扭环形计数器的8个无效状态，求出每个无效状态的次态，说明为什么计数器进入无效状态后，无法返回有效状态。按照讲义中推荐的方法修改电路，解释为什么修改后的计数器产生同样的状态序列，但当电路进入任何一个无效状态后，都能返回有效状态中。



习题十一

2. 列出下图1中扭环形计数器的8个无效状态，求出每个无效状态的次态，说明为什么计数器进入无效状态后，无法返回有效状态。按照讲义中推荐的方法修改电路，解释为什么修改后的计数器产生同样的状态序列，但当电路进入任何一个无效状态后，

A B C E	A B C E
0 0 0 0	1 0 0 0
1 0 0 0	1 1 0 0
1 1 0 0	1 1 1 0
1 1 1 0	1 1 1 1
1 1 1 1	0 1 1 1
0 1 1 1	0 0 1 1
0 0 1 1	0 0 0 1
0 0 0 1	0 0 0 0

状态表

A B C E	A B C E
0 0 1 0	1 0 0 1
1 0 0 1	0 1 0 0
0 1 0 0	1 0 1 0
1 0 1 0	1 1 0 1
1 1 0 1	0 1 1 0
0 1 1 0	1 0 1 1
1 0 1 1	0 1 0 1
0 1 0 1	0 0 1 0

无效状态表

习题十一


2. 列出下图1中扭环形计数器的8个无效状态，求出每个无效状态的次态，说明为什么计数器进入无效状态后，无法返回有效状态。按照讲义中推荐的方法修改电路，解释为什么修改后的计数器产生同样的状态序列，但当电路进入任何一个无效状态后，

A B C E	A B C E	A B C E	A B C E
0 0 0 0	1 0 0 0	0 0 1 0	1 0 0 1
1 0 0 0	1 1 0 0	1 0 0 1	0 1 0 0
1 1 0 0	1 1 1 0	0 1 0 0	1 0 0 0
1 1 1 0	1 1 1 1	1 0 1 0	1 1 0 1
1 1 1 1	0 1 1 1	1 1 0 1	0 1 1 0
0 1 1 1	0 0 1 1	0 1 1 0	1 0 1 1
0 0 1 1	0 0 0 1	1 0 1 1	0 1 0 1
0 0 0 1	0 0 0 0	0 1 0 1	0 0 0 0

$$D_c = (A+C)B$$

习题十一

3. 分析如下图 所示带反馈的 datapath 结构电路。Reg1 和 Reg2 都是边沿触发寄存器，且传播延时最大值为 $t_{\text{clk-q,max}} = 4\text{ns}$ ，传播延时最小值为 $t_{\text{clk-q,min}} = 2\text{ns}$ ，建立时间 $t_{\text{setup}} = 1\text{ns}$ ，保持时间 $t_{\text{hold}} = 1\text{ns}$ 。Logic1 和 Logic2 是组合逻辑电路模块，其传播延时的最大值和最小值如图中所示。



带反馈的 datapath 结构电路

- 1) 如果没有时钟偏差和时钟抖动，该系统的最高工作频率是多少？
- 2) 该系统能够容忍的最大的随机时钟偏差是多少？
- 3) 假设没有随机时钟偏差，你如何布置时钟线增加时钟偏差以最大化系统性能，而不影响电路功能？能达到的最高工作频率是多少？

习题十一

1) 没有时钟偏差和时钟抖动时, 最小时钟周期 T 应满足:

$$T \geq t_{\text{clk-q,max}} + t_{\text{logic,max}} + t_{\text{setup}}$$

对于Logic1: $T \geq 4\text{ns} + 25\text{ns} + 1\text{ns} = 30\text{ns}$

对于Logic2: $T \geq 4\text{ns} + 20\text{ns} + 1\text{ns} = 25\text{ns}$

最小时钟周期为**30ns**, 最高工作频率为 **$f = 1/T = 33.3\text{MHz}$**

2) 随机时钟偏差 t_{skew} 应满足: $t_{\text{clk-q,min}} + t_{\text{logic,min}} \geq t_{\text{hold}} + t_{\text{skew}}$

即 $t_{\text{skew}} \leq t_{\text{clk-q,min}} + t_{\text{logic,min}} - t_{\text{hold}}$

对Logic1: $t_{\text{skew}} \leq 2\text{ns} + 5\text{ns} - 1\text{ns} = 6\text{ns}$

对Logic2: $t_{\text{skew}} \leq 2\text{ns} + 8\text{ns} - 1\text{ns} = 9\text{ns}$

系统能够容忍的最大的随机时钟偏差是**6ns**。

习题十一

3) 由于Logic1的最大延时为25ns，大于Logic2的20ns，所以可以使Reg2的时钟沿比Reg1的时钟沿适当晚一些到达，从而最大化系统性能。当Reg2的时钟相对Reg1的时钟有一个正的2.5ns的偏差时（即 $T_{\text{skew}}=2.5\text{ns}$ ），性能最佳。

此时的最小时钟周期为：

$$T = t_{\text{clk-q,max}} + t_{\text{logic,max}} + t_{\text{setup}} - T_{\text{skew}}$$

对Logic1 : $T = 4\text{ns} + 25\text{ns} + 1\text{ns} - 2.5\text{ns} = 27.5\text{ns}$

对Logic2 : $T = 4\text{ns} + 20\text{ns} + 1\text{ns} - (-2.5\text{ns}) = 27.5\text{ns}$

所以最小时钟周期为27.5ns，最高工作频率为 $f = 1/T = 36.4\text{MHz}$