

练习题

第 10 章 时序逻辑电路设计

1. 用一个 D 触发器、一个 2 选 1 的数据选择器和一个非门构成 JK 触发器。
2. 由两个 D 触发器 A 和 B ，两个输入 x 和 y 以及一个输出 z 构成的时序电路，其次态方程和输出方程如下：

$$A(t+1) = xy' + xB$$

$$B(t+1) = xA + xB'$$

$$z = A$$

- a) 画出电路的逻辑图。
 - b) 列出时序电路的状态表。
 - c) 画出对应的状态图。
3. 一个时序电路有一个触发器 Q 、两个输入 x 和 y 以及一个输出 S ，它是由一个全加器和一个 D 触发器构成的，如图 P10.1 所示，求时序电路的状态表和状态图。




图 P10.1

4. 求图 P10.2 所示时序电路的状态表和状态图，并说明电路的功能。




图 P10.2

5. 某时序电路含两个 JK 触发器 A 和 B, 一个输入 x。该电路由下面触发器输入方程来描述:

$$J_A = x \quad K_A = B$$

$$J_B = x \quad K_B = A'$$


- a) 通过将输入方程中 J、K 代入 JK 触发器的状态方程, 求 $A(t+1)$ 和 $B(t+1)$ 的状态方程。
b) 画出电路的状态图。
6. 时序电路包含两个 JK 触发器 A 和 B、两个输入 x 和 y、一个输出 z。触发器的输入方程和电路输出方程为:

$$J_A = Bx + B'y' \quad K_A = B'xy'$$

$$J_B = A'x \quad K_B = A + xy'$$

$$z = Ax'y' + Bx'y'$$

- a) 画出电路的逻辑图。
b) 列出状态表。
c) 求 A 和 B 的状态方程。
7. 对于图 P10.3 中状态图所描述的电路:



P10.3

- a) 电路的输入序列是 010110111011110 且初始状态是 00 时, 求状态转移和输出序列。
b) 求出图中的所有等效状态, 并画出最简状态图。
c) 使用 D 触发器设计(b)中状态图描述的等效电路, 画出逻辑图。
8. 对下面的状态表:
- a) 画出对应的状态图。
b) 列出最简状态表。
c) 画出对应最简状态表的状态图。

现 态	次 态		输 出	
	$x=0$	$x=1$	$x=0$	$x=1$
a	f	b	0	0
b	d	c	0	0
c	f	e	0	0
d	g	a	1	0
e	d	c	0	0
f	f	b	1	1
g	g	h	0	1
h	g	a	1	0

9. 起始状态是 a , 当输入序列是 01110010011 时, 在下列情况下求输出序列:
- 上一习题的状态表。
 - 上一习题求出的最简状态表。并证明两者的输出序列相同。
10. 某时序电路包含两个 D 触发器 A 和 B , 一个 x_{in} 输入端, 在下面两种情形下, 设计该电路:
- 当 $x_{in}=0$ 时, 电路状态不变; 当 $x_{in}=1$ 时, 电路状态依次穿越 00、01、11、10 再回到 00, 如此循环。
 - 当 $x_{in}=0$ 时, 电路状态不变; 当 $x_{in}=1$ 时, 电路状态依次穿越 00、11、01、10 再回到 00, 如此循环。
11. 某时序电路包含两个 JK 触发器 A 和 B , 两个输入端 E 和 F 。如果 $E=0$, 无论 F 状态如何, 均保持原来状态; 如果 $E=1, F=1$, 电路状态依次从 00、01、10、11 再转换到 00, 如此反复; 当 $E=1, F=0$ 时, 电路依次从 00、11、10、01 再转换到 00, 如此反复, 设计这样的时序电路。
12. 某时序电路包含三个触发器 A 、 B 和 C 、一个输入端 x_{in} 、一个输出端 y_{out} , 状态图如图 P10.4 所示。设计该电路, 设计时将未使用状态进行无关项处理。分析设计出来的电路, 确定未用状态的影响。
- 在设计中使用 D 触发器。
 - 在设计中使用 JK 触发器。




图 P10.4

13. 使用 T 触发器设计图 P10.5 状态图确定的时序电路。





图 P10.5

14. 用 D 触发器设计一个带并行置位的四位移位寄存器，该电路有两个控制输入端，分别是 *shift* 和 *load*。当 *shift* =1 时，寄存器每次移位一个位置；当 *load*= 1 且 *shift*=0 时，新的数据预置进寄存器。如果两个控制输入都为 0，寄存器状态将保持不变。
15. 用四个 D 触发器和四个 4×1 的数据选择器构成四位移位寄存器，模式选择输入为 s_1 和 s_0 。寄存器的功能选择如下功能表。

s_1	s_0	寄存器功能
0	0	保持
1	0	四个输出取反
0	1	将寄存器清零(与时钟同步)
1	1	并行预置数据

16. 实现串行加法器(A+B)的一种方法如图 P10.6 所示, 对应的电路状态如下表所示。为使其完成串行减法功能 ($A-B$), 还使用图 P10.6 的电路, 说明如何修改下面的状态表, 将加法器变为减法器电路。



P10.6 串行加法器电路

串行加法器的状态表

现 态	输 入		次 态	输 出	触发器输入	
Q	x	y	Q	S	J_Q	K_Q
0	0	0	0	0	0	X
0	0	1	0	1	0	X
0	1	0	0	1	0	X
0	1	1	1	0	1	X
1	0	0	0	1	X	1
1	0	1	1	0	X	0
1	1	0	1	0	X	0
1	1	1	1	1	X	0

17. 一个二进制行波计数器使用上升沿有效的触发器。下面两种情况下分别确定计数序列：
 - a) 触发器的同相输出连到下一个触发器的时钟输入。
 - b) 触发器的反相输出连到下一个触发器的时钟输入。
18. 在下面两种情况下分别画出四位二进制行波减法计数器的逻辑电路图：
 - a) 触发器的触发发生在时钟脉冲的上升沿。
 - b) 触发器的触发发生在时钟脉冲的下降沿。
19. 一个 10 位二进制行波计数器在经过下面数值后到达下一个计数序列时, 有

多少个触发器发生翻转：

(a) 10011001111; (b) 11110001111; (c) 00000011111

20. 一个触发器从时钟边沿有效到发生翻转需要延时 3 ns, 使用该触发器构成的 10 位二进制行波计数器最大延时是多少? 计数器工作的最大可靠频率是多少?
21. BCD 行波计数器如图 P10.7 所示, 它有四个触发器和 16 个状态, 其中有 10 个状态为有效状态, 其他 6 个状态为无效状态。请根据电路分析出这些无效状态的次态。如果噪声信号使电路进入一个无效状态, 电路能自启动吗?




图 P10.7 BCD 行波计数器

22. 用 D 触发器设计一个四位二进制同步计数器。
23. 当图 P10.8 所示的可逆计数器的加法和减法输入都有效时, 计数器执行什么功能? 对电路做出修改, 使得这两个输入都为 1 时, 计数器状态保持。




图 P10.8 四位可逆二进制计数器


24. 分别求出由下面两种类型触发器构成 BCD 计数器的输入方程：

a) JK 触发器； b) D 触发器。


25. 图 P10.9 (a) 所示计数器有两个控制输入，分别是 $Load(L)$ 和 $Count(C)$ ，还有一个数据输入 I_0 。

a) 将第一级触发器输入方程的 J 和 K 表示成 L 、 C 和 I_0 的函数式。

b) 一个等效电路的第一级逻辑图如图 P10.9 (b) 所示，证明该电路与 (a) 中所示电路等效。



(a)



(b)

图 P10.9

26. 用 T 触发器设计计数器，重复的计数序列为：0、1、3、7、6、4。说明为什么状态 010 和 101 被当作任意态使用时计数器不能工作正常。寻找一种校正设计的方法。

27. 现在需要重复产生从 T_0 到 T_5 的 6 个定时信号。在下列两种情况下设计出这样电路：

a) 只使用触发器。

- b) 使用计数器和译码器。
28. 数字系统有一个时钟发生器，产生频率为 80 MHz 的脉冲信号。设计可以产生时钟周期为 50ns 的电路。
29. 使用 JK 触发器：
- a) 设计具有计数序列为 0、1、2、3、4、5、6 的计数器。
 - b) 画出计数器的逻辑图。
30. 使用 D 触发器：
- a) 分别设计具有计数序列为 0、1、2、4、6 的计数器和具有计数序列为 0、2、4、6、8 的计数器。
 - b) 画出计数器的逻辑图。
31. 列出图 P10.10 中扭环形计数器的 8 个无效状态，求出每个无效状态的次态，说明为什么计数器进入无效状态后，无法返回有效状态。按照讲义中推荐的方法修改电路，解释为什么修改后的计数器产生同样的状态序列，但当电路进入任何一个无效状态后，都能返回有效状态中。
32. 说明为什么由 n 个触发器构成的约翰逊计数器能产生 $2n$ 个状态序列。列出用 5 个触发器产生的 10 个状态序列和 10 个与门输出的布尔表达式。