

练习题

第 9 章 组合逻辑电路设计

1. 思考图 P9.1 所示的组合电路。

- (a) * 推导 $T_1 \sim T_4$ 的布尔表达式。计算四输入变量的输出函数 F_1 和 F_2 。
- (b) 列出四输入变量的 16 个二进制组合的真值表。然后在表中列出 $T_1 \sim T_4$ 以及输出 F_1 和 F_2 的二进制值。
- (c) 画出(b)部分的输出布尔函数卡诺图并进行化简，化简后的结果与(a)对比。




图 P9.1

2. 求图 P9.2 所示电路中输出函数 F 和 G 的简化布尔表达式。




图 P9.2

3. 设计一个有三输入和一输出的组合电路。
- a) 输入的二进制值小于 3 时，输出为 1；否则，输出为 0。
- b) 当输入的二进制值是奇数时，输出为 1。
4. 设计一个组合电路，三个输入为 x , y 和 z ，三个输出为 A , B 和 C 。当二进制输入为 0、1、2 或 3 时，二进制输出比输入大 1。当二进制输入为 4、5、6 或 7 时，二进制输出比输入小 2。
5. 大数电路是一种当输入变量中 1 的个数多于 0 的个数时输出为 1，否则输出为 0 的组合电路。分别用真值表、布尔方程和逻辑图设计一个 3 输入的大数电路。
6. 设计一个组合电路将 4 位格雷码（见下表）转化成 4 位二进制数。用异或门实现这个电路。

格雷码

格雷码	十进制值
0000	0
0001	1
0011	2
0010	3
0110	4
0111	5
0101	6
0100	7
1100	8
1101	9
1111	10
1110	11
1010	12
1011	13
1001	14
1000	15

7. 设计一个代码转化器，将十进制数
 - a) 从 8、4、-2、-1 码转化为 BCD 码。
 - b) 从 8、4、-2、-1 码转化为格雷码。
8. BCD-七段译码器是将 BCD 码表示的十进制数转换为能够在显示器上用于显示普通十进制数的那些段。译码器的 7 个输出(a, b, c, d, e, f, g)选择显示中对应的段，如图 P9.3(a)所示。表示十进制数字的数字显示如图 P9.3(b)所示。使用真值表和卡诺图设计门数最少的 BCD-七段译码器。6 个无效组合导致不显示。





图 P9.3

9. 设计一个 4 位二进制补码组合电路（输出为输入二进制数的补码）。要求该电路用异或门来构成。你能预测一个 5 位二进制数补码发生器的输出函数吗？
10. 用四个半加器：
 - a) 设计一个四位组合电路递增器（四位二进制数递增 1 的电路）。
 - b) 设计一个四位组合电路递减器（四位二进制数递减 1 的电路）。
11. (a) 设计一个有两个输入 x 和 y 、两个输出 $Diff$ 和 B_{out} 的半减器。电路实现减法 $x-y$ ，这里 $Diff$ 为差值， B_{out} 是输出借位。(b) 设计一个有三个输入 x 、 y 和 B_n 和两个输出 $Diff$ 和 B_{out} 的全减器。电路实现减法 $x-y-B_n$ ，这里 B_n 是输入借位， B_{out} 是输出借位， $Diff$ 为差值。
12. 如图 P9.4 所示的加减器电路，下面分别列出了模式输入 M 、数据输入 A 和 B 的值。试

确定每种情况下的四位输出和 SUM、进位 C 以及溢出标志 V 的值。



P9.4 加减器电路

	M	A	B
(a)	0	0111	0110
(b)	0	1000	1001
(c)	1	1100	1000
(d)	1	0101	1010
(e)	1	0000	0001

13. 设计一个组合电路，产生：

- a) BCD 码的补码。
- b) 格雷码的补码。

14. 利用图 P9.5 的 BCD 加法器和上题中 9 的补码器实现 BCD 加减器电路，用元件框图表示。




图 P9.5 BCD 加法器

15. 设计一个余 3 码-二进制的译码器，将不用的码组作为无关条件。
16. 分别画出一个仅由或非门构成和仅由与非门构成的 2-4 译码器逻辑图，包含一个使能输入。
17. 用四个带使能端的 3-8 译码器和一个 2-4 译码器实现一个 5-32 译码器，用元件框图表示。
18. 用五个带使能端的 2-4 译码器设计一个 4-16 译码器。
19. 一个组合电路由下面的三个布尔函数来确定：

$$F_1(A,B,C) = \Sigma(1,4,6)$$

$$F_2(A,B,C) = \Sigma(3,5)$$

$$F_3(A,B,C) = \Sigma(2,4,6,7)$$

用与非门构成的译码器来实现该电路，且与非门或者与门与译码器的输出相连。使用译码器的框图，使外部逻辑门的输入数目为最小。

20. 用一个译码器和外部逻辑门，设计一个由以下 3 个布尔函数定义的组合电路。

$$(a) F_1 = x'yz' + xz$$

$$F_2 = xy'z' + x'y$$

$$F_3 = x'y'z + xy$$

$$(b) F_1 = (y' + x)z$$

$$F_2 = y'z' + x'y + yz'$$

$$F_3 = (x + y)z$$

21. 设计一个四输入优先编码器，其输入如下表所示，其中，输入 D_0 优先级最高， D_3 的优先级最低。

优先编码前真值表

输 入				输 出		
D_0	D_1	D_2	D_3	x	y	V
0	0	0	0	X	X	0
1	0	0	0	0	0	1
X	1	0	0	0	1	1
X	X	1	0	1	0	1
X	X	X	1	1	1	1

22. 确定一个八进制-二进制优先编码器的真值表。提供一个输出 V 以显示最少存在一个输入。下标数字最大的为最高优先级。如果输入 D_2 和 D_6 同时为 1，4 个输出值是什么？
23. 用两个 8 选 1 数据选择器和一个 2 选 1 数据选择器实现一个 16 选 1 数据选择器，用元件框图表示。
24. 用一个数据选择器实现下面的布尔函数。

$$(a) F(A, B, C, D) = \sum(0, 2, 5, 8, 10, 14)$$

$$(b) F(A, B, C, D) = \prod(2, 6, 11)$$

25. 用两个 4 选 1 数据选择器实现一个全加器。

26. 将 8 选 1 数据选择器的输入 A、B 和 C 分别与选择输入 S_2 、 S_1 和 S_0 相连接。数据输入 I_0 到 I_7 的值为：

$$(a) I_1 = I_2 = I_7 = 0; I_3 = I_5 = 1; I_0 = I_4 = D; I_6 = D'。$$

$$(b) I_1 = I_2 = 0; I_3 = I_7 = 1; I_4 = I_5 = D; I_0 = I_6 = D'$$

试确定该数据选择器所实现的布尔函数。

27. 用一个 4 选 1 数据选择器以及外部的逻辑门实现布尔函数：

$$F(A, B, C, D) = \sum(1, 2, 5, 7, 8, 10, 11, 13, 15)$$

$$F(A, B, C, D) = \sum(1, 3, 4, 11, 12, 13, 14, 15)$$

将输入 A 和 B 与选择线相连。四条数据线上的输入将是变量 C 和 D 的函数。
用 F 表示 C 和 D 的函数，那么当 AB = 00、01、10 和 11 四种情况下可分别获得 F 的值。这些函数的实现需加上外部逻辑门。

28. 使用下表中提供的单元电路设计 16 位加法器，各单元电路符号示意图如图 P9.6 所示。（设计中不考虑连线延时和扇出的影响）

加法器设计中可供使用的单元电路

单元名称	功能描述	面积	延时	说明
全加器 (FA)	$S = A \oplus B \oplus C_i$ $C_o = A \cdot B + A \cdot C_i + B \cdot C_i$	20	$t_{\text{carry}}=8$ $t_{\text{sum}}=12$	所有输入至输出的延时都相同
多路选择器 (MUX)	$Y = (\sim S) \cdot A + S \cdot B$	10	$t_{\text{mux}}=6$	同上
二输入异或门 (XOR)	$Y = (\sim A) \cdot B + A \cdot (\sim B)$	10	$t_{\text{xor}}=6$	同上
二输入与门 (AND)	$Y = A \cdot B$	3	$t_{\text{and}}=3$	同上
二输入与非门 (NAND)	$Y = \sim(A \cdot B)$	2	$t_{\text{nand}}=2$	同上

二输入或门 (OR)	$Y=A+B$	3	$t_{or}=3$	同上
二输入或非门 (NOR)	$Y=\sim(A+B)$	2	$t_{nor}=2$	同上
反相器 (INV)	$Y=\sim A$	1	$t_{inv}=1$	




图 P9.6 单元电路符号表示

设计 16 位加法器，要求加法器延时小于 80 个延时单位，面积尽可能小。画出用单元电路符号表示的加法器电路图（可分模块表示），并计算该加法器的延时（用延时单位数表示）和面积（用等效面积数表示）。

29. 如图 P9.7 所示一个 24 位 6 级进位旁路加法器，各模块延时如下： $t_{setup}=4$ ， $t_{carry}=1$ ， $t_{sum}=4$ ， $t_{bypass}=2$ 。





图 P9.7 24 位 6 级进位旁路加法器

a) 指出该加法器的关键路径。列出关键路径上每个模块的延时并计算总延时。（设每级旁路相同的位数）。


- b) 分析第 2、3 级的建立模块和进位传播模块，它们都不在关键路径上，即使更慢一些也不会影响加法器性能。如果允许每级处理不同的位数，针对前 3 级，你如何分配每级的位数使得从输入到前 12 位的进位输出（图中 CO11）的延时最小？此时整个加法器关键路径的延时是多少？
- c) 再分析加法器的另一半，如何分配加法器第 4~6 级的位数，使得加法器延时最小？计算此时加法器关键路径的延时。

30. 如图 P9.8 所示加法器电路（“条件和”加法器）。图（a）所示为 4 位加法器结构，图（b）是基本加法器单元的电路图。

- a) 推导 1 位条件加法器单元的 4 个输出的布尔表达式。
- b) 说明图 a 所示电路结构实现加法的原理。
- c) 推导加法器传播延时与位数 N 的关系。假设开关导通电阻为常数 R_{on} ，每个开关尺寸相同。



(a) 4 位条件和加法器（虚线表示开关控制信号）



(b) 条件加法器单元（Conditional Cell）