
第10章

时序逻辑电路设计

Designing Sequential Logic

2020-12-1

时序逻辑电路设计

- ◆ 时序电路基本概念
- ◆ 时序单元电路设计
- ◆ 时序电路分析
- ◆ 时序电路设计过程
- ◆ 寄存器和计数器设计
- ◆ 流水线电路概念


组合逻辑与时序逻辑

■ 组合逻辑


- 输出只依赖当前的输入

■ 时序逻辑

- 输出依赖于当前和以前的输入
- 需要隔离以前、当前和将来
- 举例：有限状态机（**FSM**），流水线（**Pipeline**）




Finite State Machine



Pipeline


组合逻辑与时序逻辑

有限状态机 (FSM)



基本存储单元


- 锁存器：电平敏感（**Level sensitive**）
 - 别称：透明锁存器（**transparent latch**），D锁存器
- 寄存器：边沿触发（**edge triggered**）
 - 别称：主从触发器（**master-slave flip-flop**），D 触发器
- 时序图
 - 透明（**Transparent**）
 - 不透明（**Opaque**）
 - 边沿触发（**Edge-trigger**）



锁存器与寄存器


❑ 锁存器：电平敏感

例：时钟为低电平时保存数据




❑ 寄存器：边沿触发

例：时钟上升沿时保存数据




锁存器


正锁存器 (Positive Latch)



负锁存器 (Negative Latch)



时序参数定义（寄存器）




建立时间 (t_{su}) : 时钟沿之前输入应保持稳定的最小时间

保持时间 (t_{hold}) : 时钟沿之后输入应保持稳定的最小时间

传播延时 (t_{c-q}) : 从时钟沿到输出数据稳定的时间

时序参数定义（锁存器）



建立时间 (t_{su})：时钟沿之前输入应保持稳定的最小时间

保持时间 (t_{hold})：时钟沿之后输入应保存稳定的最小时间

传播延时 t_{c-q} ($CLK \rightarrow Q$)：从时钟沿到输出数据稳定的时间

传播延时 t_{d-q} ($D \rightarrow Q$)：从输入数据变化到输出数据稳定的时间

时序逻辑电路设计


- ◆ 时序电路基本概念
- ◆ 时序单元电路设计
- ◆ 时序电路分析
- ◆ 时序电路设计过程
- ◆ 寄存器和计数器设计
- ◆ 流水线电路概念

静态锁存器与寄存器设计

- 双稳性原理
- SR锁存器和D锁存器
- 主从边沿触发器-D触发器
- JK触发器和T触发器

双稳性原理

正反馈：双稳性（Bi-Stability）




两个反相器的环形相连及VTC


- 两个稳定工作点：A和B

双稳性原理

亚稳性 (Meta-Stability)



(a)




(b)

- A和B处，环路增益远小于1
- 转换区增益应该大于1

SR触发器

或非门SR触发器



(a) 电路

S	R	Q	$\overline{Q}$
0	0	Q	$\overline{Q}$
1	0	1	0
0	1	0	1
1	1	0	0


禁止状态

(b) 真值表

禁止状态：1) 不满足两个输出互补要求
2) 状态不确定 (S和R变为0后)

SR触发器

与非门SR触发器



(a) 电路


S	R	Q	$\bar{Q}$
1	1	Q	$\bar{Q}$
0	1	1	0
1	0	0	1
0	0	0	0

禁止状态

(b) 真值表

SR触发器

时钟控制的SR触发器




(a) 电路

S	R	Clk	Q	$\overline{Q}$
0	0	1	Q	$\overline{Q}$
1	0	1	1	0
0	1	1	0	1
1	1	1	0	0
X	X	0	Q	$\overline{Q}$

(b) 真值表


SR触发器

互补CMOS实现的时钟同步SR触发器



SR触发器

简化的时钟同步SR触发器



- $Q=1$, R 脉冲:

$V_Q < V_M$ ($M1$ 和 $M2$ 组成的反相器的阈值电压)

$M4$ 、 $M7$ 、 $M8$ 的尺寸合理选择


- $Q=0$, S 脉冲:

$V_{\sim Q} < V_M$ ($M3$ 和 $M4$ 组成的反相器的阈值电压)

$M2$ 、 $M5$ 、 $M6$ 的尺寸合理选择


SR触发器

器件尺寸选择



(a)



输出电压与晶体管尺寸关系
($W/L_2 = 1.5\mu\text{m}/0.25\mu\text{m}$)



(b)

瞬态响应

D锁存器




En	D	Q 的次态
0	X	保持
1	0	$Q = 0$; 复位状态
1	1	$Q = 1$; 置位状态

基于多路选择器的锁存器

负锁存器


($CLK=0$ 时透明)



$$Q = Clk \cdot Q + \overline{Clk} \cdot D$$

正锁存器


($CLK=1$ 时透明)



$$Q = \overline{Clk} \cdot Q + Clk \cdot D$$

基于多路选择器的锁存器

电路图（传输门实现）



***N* Latch or *P* Latch?**

基于多路选择器的锁存器

静态锁存器的写入



从一种状态变为另一种状态，有两种方法：

- a) 强制写入：在触发器输入端施加一个触发信号，新的值强制写入。

设计反馈环和输入电路的晶体管尺寸，保证写入功能



- b) 切断反馈环：反馈环打开后，新的值比较容易写入

基于多路选择器，比较常用



基于多路选择器的锁存器


NMOS传输管实现



- 时钟负载减小
- 第一个反相器的输入信号高电平降低，从而影响噪声容限和开关性能，产生静态功耗
- 不交迭（Non-overlapping）时钟


基于锁存器的设计

- CLK= 0时, N latch 透明 (Transparent)
- CLK= 1时, P latch 透明 (Transparent)



主从（边沿触发）寄存器


Master-Slave (Edge-Triggered) Register



主从（边沿触发）寄存器

Master-Slave (Edge-Triggered) Register


两个反相的锁存器串联构成一个边沿触发的寄存器



主从寄存器

电路图（传输门实现）


基于多路开关的锁存器对



上升/下降沿触发？

主从寄存器

时序参数分析




建立时间? $3t_{pd_inv} + t_{pd_tx}$

保持时间? 0


传播延时? $t_{pd_inv} + t_{pd_tx}$

主从寄存器

建立时间




$$t_{su} = 0.21\text{ns}$$




主从寄存器

CLK-Q 延时



主从寄存器

降低时钟负载




有比：强制写入。 T_1 及其源驱动必须比 I_2 强


反向传导： T_2 和 I_4 共同影响存储在 I_1 - I_2 中的数据

主从寄存器

避免时钟交迭 (Overlap)



(a) 电路图




(b) 交迭时钟对


- 节点A同时被D和B驱动，造成不确定状态
- D和Q之间形成直接通路，造成竞争 (race)

主从寄存器

两相不交迭时钟



(a) 电路




(b) 两相不交迭时钟


• 准静态两相**D**触发器

主从寄存器

用SR锁存器实现的主从寄存器




D触发器图形符号




JK触发器

JK触发器具有三种功能：置位（输出为1）、复位（输出为0）和输出翻转



JK触发器图形符号




$$D = JQ' + K'Q$$

- 输入端 J ：置位
- 输入端 K ：复位
- 输入端 J 和 K 同时有效时，输出翻转

J	K	D
1	0	$Q' + Q = 1$
0	1	0
1	1	Q'
0	0	Q

T触发器

将JK触发器的 J 、 K 连接在一起就得到T（翻转）触发器




- $T=0$: 输出保持
- $T=1$: 输出翻转

J	K	T	D
1	1	1	Q'
0	0	0	Q

$$D = T \oplus Q = TQ' + T'Q$$

T触发器图形符号



寄存器的特征表

■ 特征表

以表格形式描述触发器的逻辑功能

D 触发器		
D	$Q(t+1)$	
0	0	复位
1	1	置位

T 触发器		
T	$Q(t+1)$	
0	$Q(t)$	保持
1	$Q'(t)$	翻转

JK 触发器		
J	K	$Q(t+1)$
0	0	$Q(t)$ 保持
0	1	0 复位
1	0	1 置位
1	1	$Q'(t)$ 翻转

$Q(t)$: 现态, 在某个时钟边沿到来之前的状态
 $Q(t+1)$: 次态, 在时钟沿到来之后的状态

寄存器的特征方程

■ 特征方程

*D*触发器的特征方程

$$Q(t+1) = D$$

*JK*触发器的特征方程


$$Q(t+1) = JQ' + K'Q$$

*T*触发器的特征方程


$$Q(t+1) = T \oplus Q = TQ' + T'Q$$

寄存器的直接输入

■ 带异步复位端的D触发器



图形符号




功能表

<i>Reset</i>	<i>Clock</i>	<i>Data</i>	<i>Q</i>	<i>Q'</i>
0	X	X	0	1
1	↑	0	0	1
1	↑	1	1	0


动态Latch与Register

存储机制

- 静态（正反馈）




- 动态（基于电荷储存）



动态Latch与Register

- 动态传输门边沿触发寄存器
- C²MOS—Clocked CMOS

动态传输门边沿触发寄存器




建立时间: $t_{su} = t_{pT1}$

保持时间: $t_{hold} = 0$

传播延时: $t_{c-q} = t_{pI1} + t_{pT2} + t_{pI2}$

- 时钟有交迭时，如果交迭达到一定的程度，会导致竞争条件

动态传输门边沿触发寄存器



交迭时钟

- (0,0)交迭，在 T_2 关断前 T_1 导通， D 可能直接传输到 Q


$$t_{overlap0-0} < t_{T1} + t_{I1} + t_{T2}$$

- 需要保证交迭时间满足要求

$$t_{overlap1-1} < t_{hold}$$

- 需要两相不交迭时钟，否则两开关同时导通，导致竞争条件


C²MOS (CLOCKED CMOS) 寄存器



- 两种模式:
 - 求值(**Evaluate**)
 - 保持(**Hold**)
- $CLK=0$: 主级求值, 从级保持 (高阻输出)
- $CLK=1$: 从级求值, 主级保持

若时钟沿的上升和下降时间足够小, C²MOS寄存器对时钟交迭不敏感。


C²MOS寄存器



交迭期间的C²MOS D触发器（不存在从 D 到 Q 的信号通路）

- 对时钟交迭不敏感。时钟交迭只有使上拉网络或下拉网络之一导通
- 若时钟的上升和下降时间足够慢，存在NMOS和PMOS同时导通的时间，输入和输出间会建立通路，从而破坏电路状态

C²MOS寄存器



C²MOS寄存器瞬态响应（时钟上升时间分别为0.1ns和3.0ns， $D=1$ ）

时序逻辑电路设计

- ◆ 时序电路基本概念
- ◆ 时序单元电路设计
- ◆ 时序电路分析
- ◆ 时序电路设计过程
- ◆ 寄存器和计数器设计
- ◆ 流水线电路概念

钟控时序电路分析

■ 钟控时序电路

- 逻辑电路中所有的触发器都共用同一个时钟信号
- 钟控时序电路的功能取决于输入、输出和触发器的状态
- 输出和次态都与输入和现态有关

■ 时序电路的分析就是要寻求输入、输出以及内部状态之间的时序关系表或波形图


- 代数表示法：用代数式把次态描述成现态和输入的函数；确定时序电路的逻辑图

■ 时序逻辑电路图可以包括、也可以不包括组合电路， 触发器可以是任何类型

钟控时序电路分析

■ 状态方程（转移方程）

把次态表示成现态和输入的函数



状态方程:

$$A(t+1) = A(t)x(t) + B(t)x(t)$$

$$B(t+1) = A'(t)x(t)$$

输出:

$$y(t) = (A(t) + B(t))x'(t)$$

状态方程:

$$A(t+1) = Ax + Bx$$

$$B(t+1) = A'x$$

输出:

$$y(t) = (A + B)x'$$

钟控时序电路分析

■ 状态表（转移表）

现 态		输 入	次 态		输 出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0

- 列出现态和输入所有可能的二进制组合
- 次态值从逻辑图或者状态方程得到
- 如果时序电路有m个触发器和n个输入端，状态表就要有 2^{m+n} 行，次态部分有m列，每一列对应一个触发器

钟控时序电路分析

■ 状态表（转移表）

现 态		次 态				输 出	
		$x=0$		$x=1$		$x=0$	$x=1$
A	B	A	B	A	B	y	y
0	0	0	0	0	1	0	0
0	1	0	0	1	1	1	0
1	0	0	0	1	0	1	0
1	1	0	0	1	0	1	0

钟控时序电路分析

■ 状态图


- 状态表示成圆圈

- ◆ 每一个圆圈内的二进制数值表示触发器状态

- 有向连线（从一个圆圈连到另一个圆圈）表示状态之间的转移


- ◆ 有向连线采用二进制数值标注，用斜线(/)分隔，先标出现态时的输入值，斜线下方标出给定输入的现态下得到的输出

- 状态图功能与状态表相同



钟控时序电路分析

■ 触发器的输入方程（激励方程）



输入方程:

$$D_A = Ax + Bx$$

$$D_B = A'x$$

输出方程:


$$y = (A + B)x'$$

特征方程中次态等于输入 D 的数值: $Q(t+1) = D_Q$, **D 触发器的输入方程与对应的状态方程在表达式上是一致的**

钟控时序电路分析

■ D触发器构成的时序电路分析


输入方程: $D_A = A \oplus x \oplus y$



状态表

现态	输入		次态
A	x	y	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

状态图



钟控时序电路分析


■ JK触发器构成的时序电路分析

- 当不是使用D 触发器，而是 JK或 T触发器时，就要参照对应的特征表或者特征方程来得到次态值
- 使用特征表求次态值的步骤为：
 1. 把触发器输入方程表示成现态和输入的函数；
 2. 列出每个输入方程的二进制数值；
 3. 利用对应触发器的特征表确定状态表中的次态值

钟控时序电路分析

■ JK触发器构成的时序电路分析

- 例：两个JK 触发器A、B和一个输入x构成的时序电路



触发器的输入方程：

$$\begin{aligned} J_A &= B & K_A &= B x' \\ J_B &= x' & K_B &= A \oplus x \end{aligned}$$

钟控时序电路分析

■ JK触发器构成的时序电路分析

- 例：两个JK 触发器A、B和一个输入x构成的时序电路

现 态		输 入	次 态		触发器输入			
A	B	x	A	B	J_A	K_A	J_B	K_B
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0

根据输入方程求得

钟控时序电路分析

■ JK触发器构成的时序电路分析

- 当不是使用D 触发器，而是 JK或 T触发器时，就要参照对应的特征表或者特征方程来得到次态值
- 使用特征表求次态值的步骤为：
 1. 把触发器输入方程表示成现态和输入的函数；
 2. 列出每个输入方程的二进制数值；
 3. 利用对应触发器的特征表确定状态表中的次态值。
- 从特征方程导出状态方程，然后再求出次态方程的步骤如下：
 1. 把触发器的输入方程表示成现态和输入变量的函数；
 2. 将输入方程代入到触发器的特征方程中，得到状态方程；
 3. 使用相应的状态方程求出状态表的次态。

钟控时序电路分析

■ JK触发器构成的时序电路分析


- 例：两个JK 触发器A、B和一个输入x构成的时序电路

触发器的输入方程： $J_A = B$
 $J_B = x'$

$K_A = B x'$
 $K_B = A \oplus x$

状态图

现 态		输 入	次 态	
A	B	x	A	B
0	0	0	0	1
0	0	1	0	0
0	1	0	1	1
0	1	1	1	0
1	0	0	1	1
1	0	1	1	0
1	1	0	0	0
1	1	1	1	1



钟控时序电路分析

■ T触发器构成的时序电路分析

- 由T触发器构成的时序电路分析步骤与从JK触发器构成的时序电路的分析步骤相同，状态表的次态值可以从特征表或特征方程得到

- T触发器的特征方程为：

$$Q(t+1) = T \oplus Q = T'Q + TQ'$$


- 输入方程：

$$T_A = Bx$$

$$T_B = x$$

- 输出方程：

$$y = AB$$



钟控时序电路分析

■ T触发器构成的时序电路分析

● 特征方程:

$$A(t+1) = T_A \oplus A = (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx$$

$$B(t+1) = T_B \oplus B = x \oplus B$$


状态表

现 态		输 入	次 态		输 出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

钟控时序电路分析

■ T触发器构成的时序电路分析

● 状态图



现 态		输 入	次 态		输 出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

时序逻辑电路设计

- ◆ 时序电路基本概念
- ◆ 时序单元电路设计
- ◆ 时序电路分析
- ◆ 时序电路设计过程
- ◆ 寄存器和计数器设计
- ◆ 流水线电路概念


时序电路设计过程

- 时序电路分析：从电路图开始，得到状态表或状态图
- 时序电路设计：确定实现预定功能的硬件电路，通常从一组指标或功能要求开始，得出逻辑图
- 时序电路的设计过程总结为如下几个步骤：
 1. 理解所要求的功能描述和指标，画出电路的状态图
 2. 简化状态的数目（如果有必要）
 3. 状态编码（为状态分配二进制数值）
 4. 画出二进制编码状态表
 5. 选择触发器的类型
 6. 求出最简的触发器输入方程和输出方程
 7. 画出逻辑图

时序电路设计过程

■ 从功能（指标）要求得到状态图

例：序列检测器。设计一个电路检测输入的一串二进制序列，当连续输入三个或三个以上的**1**时，输出为**1**；否则输出为**0**



序列检测器状态图

时序电路设计过程

■ 状态表

序列检测器状态表（编码后）

现 态		输 入	次 态		输 出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	1

$$A(t+1) = D_A(A, B, x) = \sum(3, 5, 7)$$

$$B(t+1) = D_B(A, B, x) = \sum(1, 5, 7) \quad y(A, B, x) = \sum(6, 7)$$

时序电路设计过程


■ 逻辑图

● 输入方程化简

$$D_A = Ax + Bx$$

$$D_B = Ax + B'x$$

$$y = AB$$



时序电路设计过程

■ 使用JK触发器设计

- 采用从JK触发器设计时序电路的过程与采用D触发器基本相同。唯一的区别在于，JK触发器的输入方程不是直接从状态表中获得，而要先从激励表中得到从现态转移到次态的条件，然后才能求得

特征表

JK 触发器			
J	K	$Q(t+1)$	
0	0	$Q(t)$	保持
0	1	0	复位
1	0	1	置位
1	1	$Q'(t)$	翻转

T 触发器

T	$Q(t+1)$	
0	$Q(t)$	保持
1	$Q'(t)$	翻转

激励表

$Q(t)$	$Q(t+1)$	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

$Q(t)$	$Q(t+1)$	T
0	0	0
0	1	1
1	0	1
1	1	0

时序电路设计过程

■ 使用JK触发器设计

- 从激励表中得到从现态转移到次态的条件，从状态表得到触发器的输入条件

电路状态表			触发器的输入条件					
现 态		输 入	次 态		触发器输入			
A	B	x	A	B	J_A	K_A	J_B	K_B
0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	X	1	X
0	1	0	1	0	1	X	X	1
0	1	1	0	1	0	X	X	0
1	0	0	1	0	X	0	0	X
1	0	1	1	1	X	0	1	X
1	1	0	1	1	X	0	X	0
1	1	1	0	0	X	1	X	1

时序电路设计过程

■ 使用JK触发器设计


- 对4个输入方程进行函数化简，可得

$$J_A = Bx',$$

$$K_A = Bx$$

$$J_B = x,$$

$$K_B = (A \oplus x)'$$




JK触发器构成的时序电路图

时序电路设计过程

■ 使用T触发器设计

● 3位二进制计数器设计



3位二进制计数器状态图

时序电路设计过程

■ 使用T触发器设计

● 3位二进制计数器设计

3位二进制计数器状态表

触发器输入条件


现 态			次 态			触发器输入		
A_2	A_1	A_0	A_2	A_1	A_0	T_{A2}	T_{A1}	T_{A0}
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	1	1
1	1	1	0	0	0	1	1	1

时序电路设计过程

■ 使用T触发器设计

- 对3个输入方程进行函数化简，可得

$$T_{A2} = A_1 A_0, \quad T_{A1} = A_0, \quad T_{A0} = 1$$




3位二进制计数器逻辑图

时序逻辑电路设计

- ◆ 时序电路基本概念
- ◆ 时序单元电路设计
- ◆ 时序电路分析
- ◆ 时序电路设计过程
- ◆ 寄存器和计数器设计
- ◆ 流水线电路概念

寄存器

- 寄存器通常用来保存数据信息，主要由一组触发器构成，每个触发器能够存储**1**位信息
- 带异步复位端的寄存器
 - $Clear_b$ 为低电平时， $A_3A_2A_1A_0$ 复位至“0000”
 - $Clear_b$ 为高电平时，**每个** $Clock$ 的上升沿，将 $I_3\sim I_1$ 分别保存至 $A_3\sim A_0$




4位异步复位寄存器

寄存器

■ 带并行预置端的寄存器

- 当“预置”为1时，4个输入端 $I_3 \sim I_0$ 的数据在时钟下一个上升沿到来时保存到寄存器中
- 当“预置”为0时，触发器的输出直接连到了各自的输入端 D ，下一个时钟上升沿到来时保持数据不变

4位二选一
数据选择器




带并行预置端的4位寄存器

移位寄存器

■ 串行移位寄存器

- 最简单的移位寄存器，只使用触发器
- 触发器的输出连接到右边触发器的输入端 D ，移位是单向的（由左向右），每一个时钟脉冲到来时，寄存器内容会一位一位地向右移，最右边的触发器产生串行输出





4位串行移位寄存器

- 应用举例：串行传输；串行加法

移位寄存器

■ 串行移位寄存器

● 应用举例：串行传输




寄存器A到寄存器B的串行传输

移位寄存器

■ 串行移位寄存器

● 应用举例：串行加法



串行加法器

移位寄存器

■ 通用移位寄存器

最具代表性的移位寄存器功能：


- 清零控制端：将寄存器复位到 0
- 左（右）移控制端：使寄存器具有左（右）移功能，还有与左（右）移有关的串行输入端和输出端
- 并行预置端：使寄存器具有并行传输功能，还有与并行传输有关的 n 个数据输入端
- n 个并行输出端
- 在没有时钟作用时，寄存器中的信息保持不变

能在两个方向上移位的寄存器称为**双向移位寄存器**。如果寄存器既具有双向移位，又具有并行预置功能，则称之为**通用移位寄存器**

移位寄存器

■ 通用移位寄存器

例：4位通用移位寄存器





计数器

- 寄存器在**输入脉冲**的作用下，按照一定的**状态序列**转移，称为计数器
- 分类
 - 按输入脉冲
 - ◆ 行波计数器：每个触发器的输出被用作其他触发器的触发脉冲（异步时序电路）
 - ◆ 同步计数器：所有触发器的时钟输入端连接到相同的时钟信号
 - 按状态序列
 - ◆ 二进制计数器：输出的状态序列按照二进制数值的顺序变化
 - ◆ BCD计数器：输出的状态序列按照BCD的顺序变化
 - ◆ ...

行波计数器

■ 二进制行波计数器


- 由一组**翻转触发器**构成，每个触发器的输出连接到下一个触发器的时钟输入端，第一个触发器接收外部输入计数脉冲
- 分别由**T触发器(a)**和**D触发器(b)**构成的4位二进制行波计数器
- 也可以设计二进制减法计数器：每个计数脉冲，二进制计数值减1




行波计数器

■ BCD行波计数器

- 与二进制计数器的区别在于**1001**之后的状态是 **0000**




- JK触发器构成的4位BCD行波计数器
 - ◆ Q_1 : 每来一个时钟脉冲, 状态变化一次
 - ◆ Q_2 : 只要 $Q_8=0$, 每次 Q_1 从1变为0, Q_2 翻转一次; 当 Q_8 为 1, 维持在 0 不变
 - ◆ Q_4 : 每次 Q_2 从1变为0, 状态翻转一次
 - ◆ Q_8 : Q_2 或者 Q_4 为0, 维持在0不变; 当 $Q_2 = Q_4 = 1$ 时, 若 Q_1 从1变为0时, 翻转; 在 Q_1 的有效边沿被清零



同步计数器

■ 同步二进制计数器


- 最低有效位的触发器每一个时钟脉冲翻转一次，其他位的触发器在其所有较低位都等于**1**时，时钟脉冲到来时发生翻转
- 结构比较有规则，可以由翻转触发器和门来构成，如：**JK**触发器构成的**4**位同步二进制计数器（右图）
 - ◆ 所有触发器共用时钟输入
 - ◆ 若“计数使能”为**0**，则所有**J**、**K**将都等于**0**，计数器的状态保持不变
 - ◆ 若“计数使能”为**1**，第一级触发器的输入**J**、**K**将为**1**，其他位触发器的**JK**取决于比它位置低的触发器输出
 - ◆ 触发器级数可以扩展，每一级需要一个触发器和一个与门



同步计数器

■ 可逆二进制计数器

- 把加、减计数功能集中在一个电路中就得到可逆计数器
- T触发器构成的4位可逆二进制计数器（右图），有控制加法计数和减法计数的输入端
 - ◆ 若“加法”为1，加计数；
 - ◆ 若“减法”为1，且“加法”为0，减计数；
 - ◆ 若“加法”、“减法”都为0，状态保持不变
 - ◆ 加计数优先



同步计数器

■ BCD同步计数器

- 按照时序电路的设计步骤进行设计
- 4位BCD计数器状态表（使用T触发器）

现 态				次 态				输 出	触发器输入			
Q_8	Q_4	Q_2	Q_1	Q_8	Q_4	Q_2	Q_1	y	TQ_8	TQ_4	TQ_2	TQ_1
0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	0	0	1	1
0	0	1	0	0	0	1	1	0	0	0	0	1
0	0	1	1	0	1	0	0	0	0	1	1	1
0	1	0	0	0	1	0	1	0	0	0	0	1
0	1	0	1	0	1	1	0	0	0	0	1	1
0	1	1	0	0	1	1	1	0	0	0	0	1
0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	0	0	1	0	0	0	0	1
1	0	0	1	0	0	0	0	1	1	0	0	1

同步计数器

■ BCD同步计数器

- 触发器输入方程可用卡诺图化简，未使用的状态对应最小项10到15，可认为是任意态

$$T_{Q1} = 1$$

$$T_{Q2} = Q_8' Q_1$$

$$T_{Q4} = Q_2 Q_1$$

$$T_{Q8} = Q_8 Q_1 + Q_4 Q_2 Q_1$$

$$y = Q_8 Q_1$$


- 包括 4 个 T 触发器、5 个与门和 1 个或门，输出 y 接到下一级计数器的计数使能输入端

同步计数器

- 带并行预置的二进制计数器
 - 带并行预置的4位二进制计数器（如右图）

功能表



清	零	CLK	预	置	计	数	功	能
0		X	X	X	X			复位
1		↑	1	X	X			预置
1		↑	0	1				计数
1		↑	0	0				保持



同步计数器

■ 带并行预置的二进制计数器


- 带并行预置功能的计数器可用于产生任意计数序列，如：
两种由带并行预置计数器构成的BCD计数器方法




其他计数器

■ 环形计数器


- 控制工作时序的定时信号可以用移位寄存器，或者用计数器加译码器产生



移位寄存器实现的4位环形计数器



计数器和译码器实现的4位环形计数器




4位环形计数器输出信号波形

其他计数器

■ 约翰逊计数器

- 扭环形计数器：将移位寄存器最后一级触发器的反相输出连到第一级触发器的输入端
- ◆ 一个 k 位的扭环形计数器状态序列有 $2k$ 个，从全0开始，每次移位左边增加一个1，直到寄存器全为1为止，在后续的移位操作中，0从左边插入，直到寄存器为全0
- 约翰逊计数器：在 k 位扭环形计数器基础上增加 $2k$ 个用于译码的门，产生 $2k$ 个定时信号



4级扭环形计数器

序号	触发器输出				输出“与门”要求
	A	B	C	E	
1	0	0	0	0	$A'E'$
2	1	0	0	0	AB'
3	1	1	0	0	BC'
4	1	1	1	0	CE'
5	1	1	1	1	AE
6	0	1	1	1	$A'B$
7	0	0	1	1	$B'C$
8	0	0	0	1	$C'E$


计数序列和需要的译码

其他计数器


■ 有无无效状态的计数器

状态表

现 态			次 态			触发器输入					
A	B	C	A	B	C	J_A	K_A	J_B	K_B	J_C	K_C
0	0	0	0	0	1	0	X	0	X	1	X
0	0	1	0	1	0	0	X	1	X	X	1
0	1	0	1	0	0	1	X	X	1	0	X
1	0	0	1	0	1	X	0	0	X	1	X
1	0	1	1	1	0	X	0	1	X	X	1
1	1	0	0	0	0	X	1	X	1	0	X



状态图




电路图

时序逻辑电路设计

- ◆ 时序电路基本概念
- ◆ 时序单元电路设计
- ◆ 时序电路分析
- ◆ 时序电路设计过程
- ◆ 寄存器和计数器设计
- ◆ 流水线电路概念

流水线（Pipelining）

计算 $\log(|a+b|)$ 的数据通路（Datapath）




无流水线方案

最小时钟周期:

$$T_{min} = t_{c-q} + t_{p,logic} + t_{su}$$

流水线（Pipelining）

计算 $\log(|a+b|)$ 的数据通路（Datapath）



流水线方案

最小时钟周期:

$$T_{min,pipe} = t_{c-q} + \max(t_{p,add}, t_{p,abs}, t_{p,log}) + t_{su}$$

流水线（Pipelining）


流水线计算举例

时钟周期	加法	求绝对值	求对数
1	$a_1 + b_1$		
2	$a_2 + b_2$	$ a_1 + b_1 $	
3	$a_3 + b_3$	$ a_2 + b_2 $	$\log(a_1 + b_1)$
4	$a_4 + b_4$	$ a_3 + b_3 $	$\log(a_2 + b_2)$
5	$a_5 + b_5$	$ a_4 + b_4 $	$\log(a_3 + b_3)$

- 流水线操作的优点：最高时钟频率可以提高（最小时钟周期减小）
- 若逻辑模块有大致相等的延时，忽略寄存器的延时， $T_{min,pipe} = T_{min}/3$ 。
- 代价：2个额外寄存器和增加了等待时间（Latency）。

时序参数约束


最大延时约束



$$T \geq t_{c-q} + t_{p,comb} + t_{su} \quad T: \text{时钟周期}$$


时序参数约束

最小延时约束



时钟不确定性

时钟不确定性的来源



时钟非理想性


■ 时钟偏差 (Clock skew)

- 时钟翻转的到达时间在空间上的差别

■ 时钟抖动 (Clock jitter)


- 在一个给定点上时钟周期发生暂时的变化

时钟偏差和抖动




- 偏差和抖动都会影响有效的周期时间
- 只有偏差会影响竞争容限（通常情况）


时钟偏差



正偏差和负偏差




(a) 正偏差 (Positive skew)




(b) 负偏差 (Negative skew)

正偏差




数据发送端时钟沿早于接收端时钟沿到达

负偏差



数据接收端时钟沿早于发送端时钟沿到达

时序参数约束（不考虑时钟偏差）




$$T \geq t_{c-q} + t_{p,comb} + t_{su}$$

T : 时钟周期

$$t_{cd,comb} \geq t_{hold} - t_{cd,c-q}$$

t_{cd} : 最小延时

时序参数约束（考虑时钟偏差）




最小周期时间:

$$T + \delta = t_{c-q} + t_{su} + t_{p,comb}$$

最坏情形：接收时钟沿较早到达（ δ 为负）

时序参数约束（考虑时钟偏差）




保持时间约束：

$$t_{cd,comb} \geq t_{hold} + \delta - t_{cd,c-q}$$


最坏情形：接收时钟较晚到达（ δ 为正）

数据与时钟之间存在竞争

抖动影响



边沿触发系统中最长逻辑路径



边沿触发系统中的时钟约束

如果发送沿晚而接收沿早，数据应该满足下面的条件：

$$t_{c-q} + t_{p,comb} + t_{su} < T - t_{jitter1} - t_{jitter2} - \delta$$


最小周期时间由通过逻辑路径的最大延时决定：

$$T \geq t_{c-q} + t_{p,comb} + t_{su} + \delta + 2 t_{jitter}$$

偏差可能为正也可能为负

最短路径

最早发送时间点



正常时钟沿

在该时间点之前，数据应保持不变

边沿触发系统中的时钟约束

最小延时约束（非理想时钟）

如果发送沿早而接收沿晚：

$$t_{cd,c-q} + t_{cd,comb} - t_{jitter1} \geq t_{hold} + t_{jitter2} + \delta$$

最小逻辑延时：

$$t_{cd,comb} \geq t_{hold} + \delta + 2t_{jitter} - t_{cd,c-q}$$

通常情况不是这样，只有发送端和接收端时钟抖动是相互独立的情形才成立（例如同时钟源）