



Lecture_3/4

器件基础

THE Devices

参考：讲义 第4章

2020年09月29日

第4章 MOSFET电气特性


➤ PN结二极管

➤ MOS晶体管


第4章 MOSFET电气特性

- 静态特性：器件方程
- 动态特性：电容模型
- 二阶效应和深亚微米效应分析
- **SPICE**仿真模型简介

PN结二极管截面示意图




(a) 截面图




(b) 符号表示

PN结二极管截面示意图及其符号表示

CMOS电路中的寄生二极管




pn结二极管简化模型



平衡状况下，漂移电流与扩散电流相等，方向相反，净电流为零

零偏置的突变pn结




例1: pn结内建电势

突变结掺杂浓度为: $N_A=10^{15}\text{cm}^{-3}$, $N_D=10^{16}\text{cm}^{-3}$, $T=300\text{K}$ 时的内建电势为:

$$\begin{aligned}\phi_0 &= \frac{KT}{q} \ln\left(\frac{N_A N_D}{n_i^2}\right) \\ &= 0.026\text{V} \times \ln\left(\frac{10^{15} \times 10^{16}}{(1.5 \times 10^{10})^2}\right) = 0.637\text{V}\end{aligned}$$

正向偏置 (Forward Bias)




n_{p0} , p_{n0} : 分别为热平衡时 p 区电子浓度和 n 区空穴浓度

L_p , L_n : 分别为空穴扩散长度和电子扩散长度

少子向中性区域扩散并在此过程中与多子复合，电流从 p 区向 n 区流过二极管


反向偏置 (Reverse Bias)




$$\begin{aligned} x \gg W_2 + L_p, \quad p_n(x) &= p_{n0}; & x \ll -W_1 - L_n, \quad n_p(x) &= n_{p0}; \\ x = W_2, \quad p_n(x) &= 0 & x = -W_1, \quad n_p(x) &= 0 \end{aligned}$$

中性区少子数量非常少，漂移电流很小，因此二极管反向偏置时电流很小

电流 I_D 与电压 V_D 关系



(a) 线性坐标




(b) 对数坐标

理想二极管方程:
$$I_D = I_S \left(e^{V_D / \phi_T} - 1 \right)$$


二极管饱和电流 I_S , 与二极管面积成正比, 与掺杂水平和中性区宽度有关

人工分析模型



(a) 理想模型

- 精确
- 高度非线性




(b) 一阶近似模型

- 压降 V_D 范围很窄 (0.6~0.8V)
- 适用于手工进行快速的一阶分析

例2：二极管电路分析

如下图所示电路，设 $V_S = 3\text{V}$ ， $R_S = 10\text{k}\Omega$ ， $I_S = 0.5 \times 10^{-16}\text{A}$ 。



(1) 代入理想二极管方程，用迭代或数值解法，得到：

$$I_D = 0.224\text{mA}, \quad V_D = 0.757\text{V}$$

(2) 用简化模型 ($V_{Don} = 0.7\text{V}$) 求解，得到：

$$I_D = 0.23\text{mA}, \quad V_D = 0.7\text{V}$$

耗尽区电容

耗尽区电荷:

$$Q_j = A_D \sqrt{\left(2\epsilon_{si}q \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)}$$

耗尽层电容:

$$\begin{aligned} C_j &= \frac{dQ_j}{dV_D} = A_D \sqrt{\left(\frac{\epsilon_{si}q}{2} \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)^{-1}} \\ &= \frac{C_{j0}}{\sqrt{1 - V_D / \phi_0}} \end{aligned}$$

零偏置条件下的电容:

$$C_{j0} = A_D \sqrt{\left(\frac{\epsilon_{si}q}{2} \frac{N_A N_D}{N_A + N_D} \right) \phi_0^{-1}}$$

耗尽区电容

耗尽区宽度：

$$W_j = W_2 - W_1 = \sqrt{\left(\frac{2\varepsilon_{si}}{q} \frac{N_A + N_D}{N_A N_D} \right) (\phi_0 - V_D)}$$

标准平行板电容公式求 C_j ：

$$C_j = \frac{\varepsilon_{si} A_D}{W_j} = A_D \sqrt{\left(\frac{\varepsilon_{si} q}{2} \frac{N_A N_D}{N_A + N_D} \right) (\phi_0 - V_D)^{-1}}$$

结电容统一表达式：


$$C_j = \frac{C_{j0}}{(1 - V_D / \phi_0)^m}$$

m ：梯度系数

突变结： $m=1/2$

线性梯度结： $m=1/3$

结电容与外加偏压的关系



$$C_j = \frac{C_{j0}}{(1 - V_D / \phi_0)^m}$$

$m = 0.5$: abrupt junction
 $m = 0.33$: linear junction

大信号等效

目的：用一个等效的线性电容 C_{eq} 代替与电压有关的非线性电容 C_j

方法：对一个给定的从 $V_{high} \sim V_{low}$ 的电压摆幅，电荷的改变量与非线性模型预期相等：

$$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_{j0}$$

线性化因子 K_{eq} ：

$$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$$

例3：结电容

考虑硅结二极管： $C_{j0}=2\times 10^{-3}\text{F/m}^2$ ， $A_D=0.5\mu\text{m}^2$ ， $\phi_0=0.64\text{V}$ 。

在-2.5V反向偏置条件下，结电容为

$$C_j = \frac{C_{j0}}{(1 - V_D / \phi_0)^m} = \frac{2 \times 10^{-3}}{(1 + 2.5 / 0.64)^{0.5}} = 0.9 \times 10^{-3} \text{F/m}^2$$

整个二极管的电容为

$$A_D C_j = 0.5 \times 10^{-12} \times 0.9 \times 10^{-3} = 0.45 \times 10^{-15} \text{F}$$


若二极管的偏置在0~-2.5V间切换，求二极管的平均结电容

$$K_{eq} = \frac{-0.64^{0.5}}{(0 + 2.5)(1 - 0.5)} \left[(0.64 - 0)^{0.5} - (0.64 + 2.5)^{0.5} \right] = 0.622$$

平均电容为： $K_{eq} C_{j0} = 0.622 \times 2 \times 10^{-3} = 1.244 \times 10^{-3} \text{F/m}^2$

二阶效应 (Secondary Effects)


1. 中性区电压降
2. 反向击穿



雪崩击穿 (Avalanche Breakdown)

二极管模型 (Diode Model)

二极管SPICE模型



非线性电流源: $I_D = I_S \left(e^{V_D / n \phi_T} - 1 \right)$ n : 发射系数

非线性电容: $C_D = \frac{C_{j0}}{(1 - V_D / \phi_0)^m} + \frac{\tau_T}{\phi_T} I_S e^{V_D / n \phi_T}$

SPICE参数

一阶SPICE二极管模型参数

参数名	符号	SPICE名	单位	缺省值
饱和电流	I_S	IS	A	1.0E-14
发射系数	n	N	-	1
串联电阻	R_S	RS	Ω	0
渡越时间	τ_T	TT	sec	0
零偏置结电容	C_{j0}	CJ0	F	0
梯度系数	m	M	-	0.5
结电势	ϕ_0	VJ	V	1

第4章 MOSFET电气特性

➤ PN结二极管

➤ **MOS晶体管**

- 简介、开启电压


- 静态特性-电流方程

- 动态特性


- SPICE模型

MOSFET简介


MOS晶体的电路符号表示



NMOS




PMOS



NMOS (4端表示)

MOSFET简介

MOS晶体的三维模型





MOSFET简介

MOS晶体管可以看作是一个性能良好的开关

A Switch!




An MOS Transistor



MOSFET简介

■ 一个导通的MOS晶体管流过有限的电流

- 依赖于端电压
- 推导电流电压关系 (I - V 曲线)




■ MOS晶体管的栅（Gate），源（Source）和漏（Drain）都有电容

- $I = C (\Delta V / \Delta t) \rightarrow \Delta t = (C / I) \Delta V$
- 电容和电流决定速度

MOS物理学

MOS结构




表面电荷密度 Q_s (单位 : C/cm^2)
与栅电压的关系为

$$Q_s = -C_{OX}V_G$$

Q_s 代表从氧化层向下看半导体所看到的电荷密度, 代表了在半导体表面的所有电荷, 这些电荷的性质取决于外加栅电压

MOS物理学


MOS结构中的电压



V_{OX} 是通过氧化层的电压降, ϕ_S 是表面电势, 代表硅最上面的电压

MOS物理学

MOS结构中的电场和电荷




$$Q_B = -\sqrt{2q\epsilon_{Si}N_A\phi_S}$$

氧化层电压与体电荷的关系: $Q_B = -C_{OX} V_{OX}$

MOS物理学

电子电荷的形成



栅电压增加到一个特定的值，称为**阈值电压** V_{Tn} ，开始形成电子电荷层 Q_e 。此时，可以认为硅表面被反型成n型材料，这一点标志着一种称为强反型现象的开始

当 $V_G < V_{Tn}$ 时， $Q_S = Q_B$ ；

当 $V_G > V_{Tn}$ 时，

$$Q_S = Q_B + Q_e < 0$$

$$Q_e = -C_{OX} (V_G - V_{Tn})$$

MOS物理学

理想MOS结构的阈值电压（Threshold Voltage）

$$V_G = V_{OX} + \phi_s$$

当表面电势达到 $\phi_s = 2|\phi_F|$ 时，电子层正好开始形成

$|\phi_F|$ ：体费米电势，是由p型半导体中硼的掺杂密度 N_A 确定

$$V_{Tn} = V_{OX}|_{\phi_s=2|\phi_F|} + 2|\phi_F|$$

$$Q_B = -C_{OX} V_{OX}$$

$$Q_B = -\sqrt{2q\epsilon_{Si}N_A\phi_s}$$

$$V_{Tn} = \frac{1}{C_{OX}} \sqrt{2q\epsilon_{Si}N_A(2|\phi_F|)} + 2|\phi_F|$$

（理想MOS结构的阈值电压）

MOS物理学

实际情况的阈值电压一般表达式

$$V_{Tn} = \frac{1}{C_{OX}} \sqrt{2q\epsilon_{Si}N_A(2|\phi_F|)} + 2|\phi_F| + V_{FB}$$

V_{FB} : 平带电压, 考虑了在氧化层及不同的栅和衬底材料中的电荷

为了得到一个正的阈值电压, 即 $V_{Tn} > 0$ 。需要将更多的硼离子注入这个区域的表面, 阈值电压公式变为

$$V_{Tn} = \frac{1}{C_{OX}} \sqrt{2q\epsilon_{Si}N_A(2|\phi_F|)} + 2|\phi_F| + V_{FB} + \frac{qD_I}{C_{OX}}$$

D_I 为注入剂量, 即每平方厘米注入的离子数

MOS物理学

体偏置效应（衬偏效应）

当一个NMOS的源端和体端间存在电压 V_{SB} 时，就会有体偏置效应发生
强反型所要求的表面电势变为： $|-2\phi_F + V_{SB}|$

体电荷可以表示为

$$Q_B = -\sqrt{2q\epsilon_{Si}N_A(|-2\phi_F + V_{SB}|)}$$

体偏置电压 V_{SB} 会加大器件的阈值电压，即

$$V_{Tn} = V_{T0n} + \gamma \left(\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|2\phi_F|} \right)$$

V_{T0n} ：体偏置为0（ $V_{SB}=0$ ）时的阈值电压

γ （gamma）：体效应（衬偏效应）系数，单位为 $V^{-1/2}$ 。 γ 值通常来自工艺规定，可以用下式估算： $\gamma = \frac{\sqrt{2qN_A\epsilon_{Si}}}{C_{OX}}$

MOS物理学

体偏置效应（衬偏效应）

例：有一个NMOS器件，它的 $V_{T0n} = 0.7\text{V}$ ， $\gamma = 0.08\text{V}^{1/2}$ ， $2|\phi_F| = 0.58\text{V}$ 。

阈值电压与体偏置电压 V_{SB} 的关系为

$$V_{Tn} = 0.70 + 0.08 \times \left(\sqrt{0.58 + V_{SB}} - \sqrt{0.58} \right)$$

对于几种体偏置电压值的计算结果为：

V_{SB} (V)	V_{Tn} (V)
0	0.70
1	0.74
2	0.77
3	0.79

第4章 MOSFET电气特性

➤ PN结二极管

➤ **MOS晶体管**

- 简介、开启电压

- **静态特性-电流方程**


- 动态特性

- SPICE模型

端电压工作模式

■ 工作模式依赖于端电压 V_G , V_D , V_S


- $V_{GS} = V_G - V_S$
- $V_{GD} = V_G - V_D$
- $V_{DS} = V_D - V_S = V_{GS} - V_{GD}$




■ 源端和漏端是对称的

- 按惯例约定, **NMOS**电压较低的一端为源端, $V_{DS} \geq 0$

■ nMOS 衬底接地



NMOS的电流和电压




端电压工作模式

- 依据端电压的不同，分为**3**个工作区（工作模式）
 - 截止 (*Cutoff*)
 - 线性 (*Linear*)
 - 饱和 (*Saturation*)


nMOS 截止

- 没有形成沟道
- $I_{DS} \approx 0$




nMOS 线性

- 沟道形成
- 电流从漏端（D）流向源端（S）
 - 电子从S到D
- I_{DS} 随 V_{DS} 增加
- 类似于线性电阻



nMOS 饱和


- 沟道夹断 (**pinches off**)
- I_{DS} 与 V_{DS} 无关
- 称作电流饱和 (**saturates**)
- 类似于电流源 (**current source**)



I-V 特性

- 在线性区， I_{DS} 取决于
 - 沟道内有多少电荷？
 - 电荷移动有多快？

外加偏置电压的**NMOS**晶体管



MOSFET中的沟道电压

漏端电流

沟道电荷密度（单位面积的沟道电荷）

$$Q_e(x) =$$

载流子速度


$$v_n(x) =$$

沟道电流

$$I_{Dn} =$$

$$I_{Dn} = \mu_n C_{ox} \left(\frac{W}{L} \right) \left((V_{GSn} - V_{Tn}) V_{DSn} - \frac{V_{DSn}^2}{2} \right)$$

工艺跨导参数： $k_n' = \mu_n C_{ox}$ ； 增益因子： $k_n = k_n' (W/L)$



漏端电流（另一种方法）

MOS 结构可以看作平行板电容器（反型，形成沟道时）

Gate – oxide – channel


$$Q = CV = C_{ox}WL(V_{GSn} - V_{Tn} - V_{DSn}/2)$$

$$v_n = -\mu_n E = -\mu_n (V_{DSn} / L)$$

$$t = L / v_n = L^2 / (\mu_n V_{DSn})$$


$$I_{Dn} = Q/t = \mu_n C_{ox} \left(\frac{W}{L} \right) \left((V_{GSn} - V_{Tn})V_{DSn} - \frac{V_{DSn}^2}{2} \right)$$

I-V曲线



晶体管饱和 (Saturation)

$$0 < V_{GSn} - V_{Tn} < V_{DSn}$$



晶体管饱和 (**Saturation**)

对 $(V_{GSn} - V_{Tn}) < V_{DSn}$, 有效漏电压、饱和电流分别为

$$V_{DS,eff} = (V_{GSn} - V_{Tn})$$

$$I_{Dn} = \frac{k'_n}{2} \frac{W}{L} (V_{GSn} - V_{Tn})^2$$

$k'_n = \mu_n C_{ox}$, 工艺跨导参数

当然, 真正的漏电流不完全独立于 V_{DSn}

例如, 还需要考虑沟道长度调整效应

$$I_{Dn} = \frac{k'_n}{2} \frac{W}{L} (V_{GSn} - V_{Tn})^2 (1 + \lambda V_{DSn})$$

λ : 沟道长度调制系数

工作模式

线性区: $V_{DSn} \leq V_{GSn} - V_{Tn}$

$$I_{Dn} = k'_n \left(\frac{W}{L} \right) \left((V_{GSn} - V_{Tn}) V_{DSn} - \frac{V_{DSn}^2}{2} \right)$$

其中,


$$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}} \quad \text{工艺跨导参数}$$

饱和区: $V_{DSn} \geq V_{GSn} - V_{Tn}$

沟道长度调制


$$I_{Dn} = \frac{k'_n}{2} \frac{W}{L} (V_{GSn} - V_{Tn})^2 (1 + \lambda V_{DSn})$$


电流-电压关系




速度饱和 (Velocity Saturation)

若沟道长度 L 较小，沿沟道方向的电场强度 ξ 较大，当其达到临界值 ξ_c 时，载流子的速度由于散射效应而趋于饱和




速度饱和

对短沟器件，如果 $V_{GS} - V_T$ 足够大，在 V_{DS} 达到 $V_{GS} - V_T$ 之前就已经进入饱和状态。与相应的长沟器件相比，短沟器件饱和区范围更大




I_D versus V_{GS}

饱和电流 I_{DSAT} 与 V_{GS} 成线性关系，在相同的控制电压下比长沟器件提供的电流小。




长沟 (Long Channel)




短沟 (Short Channel)

I_D vs. V_{DS}

相同工艺实现的两个具有相同(W/L)、不同沟道长度的晶体管的电流电压关系对比



长沟晶体管 ($L=10\mu\text{m}$)



短沟晶体管 ($L=0.25\mu\text{m}$)

简化的速度饱和模型

假设：

1. 速度饱和即刻发生 $v = \mu_n \xi \quad \xi \leq \xi_c$
 $= v_{sat} = \mu_n \xi_c \quad \xi \geq \xi_c$


2. 达到临界电场且出现速度饱和时的漏源电压 V_{DSAT} 是一个常数

$$V_{DSAT} \approx L \xi_c = \frac{L v_{sat}}{\mu_n}$$

3. 线性区电流公式与长沟模型一致；一旦达到 V_{DSAT} ，电流即刻饱和

$$\begin{aligned} I_{DSAT} &= I_D(V_{DS} = V_{DSAT}) \\ &= \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2} \right] \\ &= v_{sat} C_{ox} W \left(V_{GS} - V_T - \frac{V_{DSAT}}{2} \right) \end{aligned}$$

手工分析的统一模型



$$I_D = 0 \text{ for } V_{GT} \leq 0$$

$$I_D = k' \frac{W}{L} \left(V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \text{ for } V_{GT} \geq 0$$

$$\text{with } V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}),$$


$$V_{GT} = V_{GS} - V_T,$$

$$\text{and } V_T = V_{T0} + \gamma (\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|-2\phi_F|})$$

5个参数： V_{T0} 、 γ 、 V_{DSAT} 、 k' 、 λ

3个区域：线性区、速度饱和区、饱和区

简化模型的工作区划分



手工分析的晶体管模型参数

通用0.25 μm CMOS工艺的手工分析模型参数（最小长度器件）

	V_{T0} (V)	$\gamma(V^{0.5})$	V_{DSAT} (V)	k' (A/V ²)	λ (V ⁻¹)
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1

第4章 MOSFET电气特性

➤ PN结二极管

➤ **MOS晶体管**

- 简介、开启电压

- 静态特性-电流方程


- **动态特性**

- SPICE模型


MOS电容

- MOS结构电容—基本的MOS结构
- 沟道电容—沟道电荷
- 结电容—漏和源反向偏置pn结的耗尽区

栅电容 (Gate Capacitance)



顶视图




截面图

覆盖电容:


$$C_{GSO} = C_{GDO} = C_{ox} x_d W = C_o W$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$


栅电容（Gate Capacitance）



截止区



线性区




饱和区

不同工作区域MOS管沟道电容的平均分布情况


工作区	C_{GCB}	C_{GCS}	C_{GCD}	C_{GC}
截止区	$C_{ox}WL$	0	0	$C_{ox}WL$
线性区	0	$C_{ox}WL/2$	$C_{ox}WL/2$	$C_{ox}WL$
饱和区	0	$(2/3) C_{ox}WL$	0	$(2/3) C_{ox}WL$

数字电路设计中的重要区域： 饱和区和截止区

栅电容 (Gate Capacitance)




沟道电容 C_{GC} 与 V_{GS} 的关系
($V_{DS} = 0$)



沟道电容 C_{GC} 与 饱和程度的关系


模拟MOS管栅电容




$$I = C_G(V_{GS}) \frac{dV_{GS}}{dt}$$

$$C_G(V_{GS}) = I / \left(\frac{dV_{GS}}{dt} \right)$$

Gate Capacitance (F)




扩散电容 (Diffusion Capacitance)



$$\begin{aligned} C_{diff} &= C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETER \\ &= C_j L_S W + C_{jsw} (2L_S + W) \end{aligned}$$

MOS晶体管电容模型



$$C_{GS} = C_{GCS} + C_{GS0}$$

$$C_{GD} = C_{GCD} + C_{GDO}$$

$$C_{GB} = C_{GCB}$$

$$C_{SB} = C_{Sdiff}$$

$$C_{DB} = C_{Ddiff}$$

0.25 μm **CMOS**工艺下的电容参数


	C_{ox} (fF/ μm^2)	C_o (fF/ μm)	C_j (fF/ μm^2)	m_j	ϕ_b (V)	C_{jsw} (fF/ μm)	m_{jsw}	ϕ_{bsw} (V)
NMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
PMOS	6	0.27	1.9	0.48	0.9	0.22	0.32	0.9

二阶效应

- 亚阈值导通 (Subthreshold Conduction)
- 阈值电压变化 (Threshold Variations)
- 寄生电阻 (Parasitic Resistances)
- 闩锁效应 (Latch-up)

亚阈值导通 (Sub-Threshold Conduction)

晶体管漏端电流并不随 V_{GS} 下降到 V_T 时立即降为零，从“导通”到“截止”的过渡是缓变的



$$I_D \sim I_0 e^{\frac{qV_{GS}}{nkT}}, \quad n = 1 + \frac{C_D}{C_{ox}}$$

斜率系数S：漏端电流下降10倍 V_{GS} 应该减少值


$$S = n \left(\frac{kT}{q} \right) \ln(10)$$

S的典型值：
60~100mV/10倍电流降

阈值变化 (Threshold Variations)


随器件尺寸的缩小，阈值电压变成与 L 、 W 和 V_{DS} 有关

源端和漏端结耗尽区在沟道缩小时对 V_{T0} 变得重要，栅下面的一部分区域已经被耗尽。因此短沟器件 V_{T0} 随 L 缩小而减小。




阈值与沟道长度的关系 (V_{DS} 较低时)

提高源漏电压，会增加漏端结耗尽区的宽度。因此，随着 V_{DS} 的增加阈值降低，漏端感应势垒降低 (DIBL)



漏端感应势垒降低 (沟道长度较短时)
Drain-induced barrier lowering


寄生电阻 (Parasitic Resistances)



$$R_{S,D} = \frac{L_{S,D}}{W} R_{\square} + R_C$$


$R_{\square}$: 方块电阻 (薄层电阻)

多晶硅栅




CMOS Latch-up

n-p-n-p效应



(a) Latch-up结构



(b) 等效电路

避免Latch-up:

- 增加阱和衬底接触，减小 R_{nwell} 和 R_{psubs}
- 大电流晶体管加保护环（guard ring），减少 R_{nwell} 和 R_{psubs} ，降低寄生双极晶体管的增益

第4章 MOSFET电气特性

➤ PN结二极管

➤ **MOS晶体管**

- 简介、开启电压

- 静态特性-电流方程

- 动态特性

- **SPICE模型**

MOS器件的SPICE模型

建立模型的目的

为减少设计时间和制造成本，需要精确、有效的模型

对模型的要求

- (1) 精确：适合全工作范围，电流及其它小信号参数
- (2) 有物理基础：全面理解物理过程，能预测器件性能
- (3) 可扩展性：能预见不同尺寸器件的性能
- (4) 高效率：收敛，连续，减少迭代次数和模拟时间

MOS模型的发展过程

- Level 1: 平方律长沟模型。不考虑短沟效应，适合精度要求不高，沟道长度较长的MOS晶体管
- Level 2: 基于几何图形的分析模型。考虑沟道长度对开启电压的影响、速度饱和、迁移率下降和DIBL等效应。
- Level 3: 半经验模型。基于测量的器件数据确定参数。适用于小尺寸器件。
- BSIM3v3: Berkeley短沟绝缘栅场效应管模型。基于从试验数据提取的参数。既能保证较高精度，计算效率高。模拟深亚微米MOSFET晶体管的工业标准，是使用最为普遍的SPICE模型。

Level 1模型

- (1) 一阶模型，适合精度要求不高的长沟道（10 μm ）MOS管
- (2) 考虑以下效应：
 - 1. 横向扩散（有效沟道长度）
 - 2. 沟道长度调制系数
 - 3. 衬偏效应

Level 2模型

- (1) 适合于沟长为 $6 \sim 7\mu\text{m}$ 的器件
- (2) 考虑以下效应：
 - 1. 沟道长度对阈值的影响
 - 2. 沟道宽度对阈值的影响
 - 3. 迁移率随表面电场的变化
 - 4. 载流子速度饱和引起源漏电流饱和
 - 5. 沟道夹断引起的沟长调制效应
 - 6. 弱反型导电
 - 7. 漏区静电反馈对阈值的影响
- (3) 收敛性与效率：
 - 1. 载流子速度饱和引起源漏电流饱和的模型将在饱和区和线性区的边界处引入导数不连续，使计算不精确，会引起不收敛
 - 2. 弱反型导电可使电流在边界处连续，但导数不连续，在模拟强反型区到弱反型区之间的过渡区时精度不高

Level 3模型

- (1) 适合短沟道器件（2 μm 左右或以上）
- (2) MOS3 模型考虑以下效应：
 - 1. 沟道长度对阈值的影响
 - 2. 沟道宽度对阈值的影响
 - 3. 纵向（栅）电场对迁移率的调制
 - 4. 载流子速度饱和使迁移率下降
 - 5. 速度饱和点移动造成沟长调制
 - 6. 漏端感应源端势垒下降（DIBL）
 - 7. 弱反型导电
 - 8. 衬偏效应
 - 9. 源漏串联寄生电阻
 - 10. 饱和电压下降
- (3) MOS3 模型中的许多公式是经验的，目的是改进模型精度、减少计算复杂性

BSIM1模型

- (1) 专为短沟道开发的模型（适合 $L=1\mu\text{m}$ 、 $t_{\text{ox}}\approx 15\text{nm}$ 的器件）
- (2) BSIM1考虑以下效应：
 - 1. 沟道长度对阈值的影响
 - 2. 沟道宽度对阈值的影响
 - 3. 垂直电场对载流子迁移率的影响
 - 4. 载流子速度饱和
 - 5. 沟道长度调制效应
 - 6. 漏端感应引起表面势垒下降
 - 7. 弱反型（次开启）导电
 - 8. 衬偏效应
 - 9. 源漏寄生串联电阻
 - 10. 离子注入后的非均匀杂质分布
 - 11. 参数随几何尺寸变化
 - 12. 参数随衬偏电压变化
- (3) 特点：
 - 1. BSIM1 的大信号模型根据电荷守恒定律及沟道电荷划分的方法得出
 - 2. BSIM1 的小信号模型通过对直流和大信号模型线性化得出
 - 3. BSIM1 将直流电学参数与工艺参数联系起来
- (4) 缺点：
 - 1. 使用经验参数模拟沟道长度调制效应不能正确预测输出电阻
 - 2. 过渡区电流由强反型和弱反型成分之和组成，小电流工作时会引起误差
 - 3. 用经验常数调整强反型与次开启区阈值电压的微小差别不符合实际（阈值电压与工艺尺寸有关）

BSIM2模型

(1) 适合沟道长度小至 $0.25\mu\text{m}$ 、栅氧化层的厚度薄至 3.6nm 的器件

(2) BSIM2 考虑以下效应：

1. 沟道长度对阈值的影响
2. 沟道宽度对阈值的影响
3. 垂直电场对载流子迁移率的影响
4. 载流子速度饱和
5. 沟道长度调制效应
6. 漏端感应引起表面势垒下降
7. 弱反型（次开启）导电
8. 衬偏效应
9. 源漏寄生串联电阻
10. 离子注入后的非均匀杂质分布
11. 参数随几何尺寸变化
12. 参数随衬偏电压变化
13. 热电子引起输出电阻下降
14. 反型区电容效应

BSIM2模型

(3) 对BSIM1 的修改:

1. 修改阈值电压公式中漏端感应引起势垒下降的系数
2. 改进迁移率与垂直场的关系式（引入二次项使与实验数据相符并包含源漏寄生电阻影响）
3. 修改载流子速度与迁移率的关系使漏源电流方程的一阶导数连续
4. 线性区的源漏电流公式中将垂直场的迁移率下降项与速度饱和项从相乘改为相加，使更精确
5. 饱和区的源漏电流公式采用线性公式但用代替 V_{DSAT}
6. 采用电荷薄层近似推导次开启区电流公式，采用弥合系数反映强反型区与次开启区阈值电压的偏离
7. 考虑反型层电容的影响并引入栅电压描述过渡区，使源漏电流从弱反型区到强反型区过渡光滑
8. 饱和区输出电阻受三种机理影响
 - (a) 沟道长度调制效应
 - (b) 漏端感应引起表面势垒下降
 - (c) 热电子引起输出电阻下降

BSIM3模型

- (1) BSIM1、BSIM2集中解决精度和简化公式，引入大量参数以提高精度。而BSIM3着重物理机制，考虑尺寸及工艺参数影响，力求可预测，并尽可能减少参数。
- (2) 采用统一的电流-电压模型：
 - 1. 统一的沟道电荷密度公式
 - 2. 统一的迁移率公式
 - 3. 统一的线性区电流公式
 - 4. 统一的饱和电压公式
 - 5. 统一的饱和区电流公式
 - 6. 所有工作区电流公式

BSIM3模型

(3) BSIM3 考虑以下效应:

1. 沟道长度对阈值的影响
2. 沟道宽度对阈值的影响
3. 垂直电场引起载流子迁移率下降
4. 载流子速度饱和
5. 沟道长度调制效应
6. 漏端感应引起表面势垒下降
7. 次开启导电
8. 衬偏效应
9. 源漏端寄生串联电阻
10. 横向和纵向的非均匀掺杂
11. 衬底电流引起衬偏效应
12. 参数随几何尺寸变化
13. 参数随衬偏电压变化
14. 输出电阻变化
15. 反型区电容效应
16. 多晶栅耗尽层效应
17. 体电荷效应

BSIM4模型

考虑了新的物理效应的影响：


- (1) 栅极感应漏端漏电 (Gate Induced Drain Leakage)
- (2) 栅极直接隧穿漏电 (Gate Direct Tunneling Leakage)
- (3) 反型层量子效应 (Inversion Layer Quantization)
- (4) 有限电荷层效应 (Finite Charge Layer Effect)
- (5) MOSFET 寄生参数的高频 (HF) 影响
- (6) 源端和漏端电阻的不对称性

进一步研究在BSIM3v3 中已考虑过的一些物理效应，提高了模型精度。

BSIM 模型	BSIM1	BSIM2	BSIM3v3	BSIM4
SPICE 模拟器	Level 13	Level 39	Level 49	Level 54

工艺尺寸按比例缩小

MOS晶体管最小沟道长度随年代缩小




工艺尺寸按比例缩小

三种不同模式尺寸缩小理论

Parameter	Relation	Full Scaling	General Scaling	Fixed-Voltage Scaling
W, L, t_{ox}		$1/S$	$1/S$	$1/S$
V_{DD}, V_T		$1/S$	$1/U$	1
N_{SUB}	V/W_{depl}^2	S	S^2/U	S^2
Area/Device	WL	$1/S^2$	$1/S^2$	$1/S^2$
C_{ox}	$1/t_{ox}$	S	S	S
C_{gate}	$C_{ox}WL$	$1/S$	$1/S$	$1/S$
k_n, k_p	$C_{ox}W/L$	S	S	S
I_{sat}	$C_{ox}WV$	$1/S$	$1/U$	1
Current Density	$I_{sat}/Area$	S	S^2/U	S^2
R_{on}	V/I_{sat}	1	1	1
Intrinsic Delay	$R_{on}C_{gate}$	$1/S$	$1/S$	$1/S$
P	$I_{sat}V$	$1/S^2$	$1/U^2$	1
Power Density	$P/Area$	1	S^2/U^2	S^2

工艺尺寸按比例缩小


新的栅结构器件改善栅对沟道的控制能力




FinFET

工艺尺寸按比例缩小

新的栅结构器件改善栅对沟道的控制能力



多个平行的鳍并列



三栅晶体管（原型鳍形管）显微照片

FinFET

电路模拟

- SPICE电路模拟器：第一个得到广泛应用的计算机辅助设计电路模拟工具
- 派生的产品化工具：Pspice, Hspice, Spectre等
- 模拟模式
 - DC扫描
.DC VIN 0 1.8 0.1
 - 瞬态分析
.TRAN 10ps 1ns

Spice举例 (1)

● CMOS反相器VTC

```
** Example, CMOS Inverter VTC
*
.option ingold=2 numdgt=4 tnom=27 nomod

m1 vout vin 0 0 n18 W=1.0u L=0.18u
m2 vout vin vdd vdd p18 W=2.0u L=0.18u
vp vdd 0 1.8
v1 vin 0 0


.dc v1 0 1.8 0.1
.print dc v(vout)
.plot dc v(vout)
.lib 'ms018_v1p6.lib' TT
.END
```

Spice举例 (1)

```

volt    v(vout)
(a )    0.      5.000e-01  1.000e-00  1.500e+00  2.000e+0
        +      +      +      +      +
0.      1.80e+00+-----+-----+-----+-----+-----+-----+-----+-----+-----+
1.000e-01 1.80e+00+ + + + + + + + +a +
2.000e-01 1.80e+00+ + + + + + + + +a +
3.000e-01 1.80e+00+ + + + + + + + +a +
4.000e-01 1.79e+00+ + + + + + + + +a +
5.000e-01 1.78e+00+ + + + + + + + +a +
6.000e-01 1.75e+00+ + + + + + + + a +
7.000e-01 1.66e+00+ + + + + + + a +
8.000e-01 1.44e+00+ + + + + + a +
9.000e-01 1.92e-01+ a + + + + + + +
1.000e+00 7.58e-02+ a +-----+-----+-----+-----+-----+-----+-----+-----+-----+
1.100e+00 3.28e-02+a + + + + + + + + +
1.200e+00 1.15e-02 a + + + + + + + + +
1.300e+00 2.50e-03 a + + + + + + + + +
1.400e+00 3.14e-04 a + + + + + + + + +
1.500e+00 2.84e-05 a + + + + + + + + +
1.600e+00 2.10e-06 a + + + + + + + + +
1.700e+00 0.      a + + + + + + + + +
1.800e+00 0.      a + + + + + + + + +
        +      +      +      +      +

```




Spice举例 (2)

● CMOS反相器瞬态分析

```
**Inverter Circuit  
.OPTION POST NOMOD  
.TRAN 200P 100N  
.PRINT TRAN V(IN) V(OUT)  
.MEASURE TRAN tdelay TRIG V(IN) VAL=0.9 TD=1N  
+ RISE=2 TARG V(OUT) VAL=0.9 FALL=2  
.MEASURE TRAN riset TRIG V(OUT) VAL=0.18 RISE=3  
+ TARG V(OUT) VAL=1.62 RISE=3  
.MEASURE TRAN fallt TRIG V(OUT) VAL=1.62 FALL=3  
+ TARG V(OUT) VAL=0.18 FALL=3  
M1 OUT IN VDD VDD P18 L = 0.18U W = 1.08U  
M2 OUT IN 0 0 N18 L = 0.18U W = 0.54U  
VDD VDD 0 1.8  
VIN IN 0 PULSE 0 1.8 2N 1N 1N 5N 20N  
CLOAD OUT 0 .1P  
.lib 'ms018_v1p6.lib' TT  
.END
```

Spice举例 (2)



Tdelay = 4.4918E-10 targ= 2.2949E-08 trig= 2.2500E-08

Riset = 8.9856E-10 targ= 4.9507E-08 trig= 4.8608E-08

Fallt = 6.6676E-10 targ= 4.3251E-08 trig= 4.2584E-08